Kombinatorisen logiikan toiminnalliset yksiköt. Dekooderit. Työtehtävä

Dekooderi K155 ID3, K1533ID1
Mikropiiri on binääri-desimaalidekooderi, jossa on 15 lähtöä.

Johtopäätökset 23, 22, 21 20 - tiedotus. Niitä käytetään binäärikoodin saamiseksi, jonka bittipaino on vastaavasti 1, 2, 4, 8. Vastaanottaessaan koodin mikropiiri asettaa koodia vastaavaan desimaalilähtöön loogisen "0" (nastat 1-17). Kaikissa muissa lähdöissä tällä hetkellä on "1".

Kaikki yllä oleva pitää paikkansa vain, jos tuloissa S (nastat 18, 19) on "0", jotka on kytketty "AND"-liitännän kautta. Jos "1" näkyy jossakin nastassa, kaikki dekooderin lähdöt asetetaan arvoon "1" tulokoodista riippumatta. Siten käyttämällä S-tuloja ja vain yhtä invertteriä on helppo lisätä dekooderin bittisyvyyttä 32:een:

Toinen invertteri lisää bittisyvyyttä 64:ään:

Jos sinun on hankittava dekooderi suuremmalle bittimäärälle, on parempi käyttää samaa ID3:a (alla olevassa kaaviossa - DD1) laitteena mikropiirien valitsemiseen invertterien sijaan.

Riippuen koodin neljästä merkittävimmästä bitistä, se aktivoi yhden tai toisen dekooderin järjestäen kokonaisen tavurivin (8 binaarituloa, 256 desimaalilähtöä).

——————————————-

Dekooderi K155ID4, K555ID4, KR1533ID4
Mikropiiri koostuu kahdesta identtisestä BCD-dekooderista, joissa kummassakin on kaksi tuloa (binäärikoodi painolla 1-2) ja neljä lähtöä (desimaalikoodi 0-3). Dekoodereiden osoitteelliset binääritulot on kytketty rinnan (mikropiirin nastat 3, 13).

Jokaisella dekooderilla on omat porttitulonsa. Ylimmässä dekooderipiirissä avainnustulot on kytketty "AND" kautta, niiden tarkoitus on samanlainen kuin ID3-sirulla - looginen "0" molemmissa tuloissa mahdollistaa dekoodauksen, "1" missä tahansa muuttaa kaikki dekooderin lähdöt "1":ksi. . Piirin alemmassa dekooderissa on strobo-tulot, jotka on kytketty "AND" kautta, mutta yhden niistä inversiolla. Siten dekoodaus tapahtuu, jos strobo-tuloissa on signaaleja "1" ja "0". Kaikilla muilla yhdistelmillä dekooderin toiminta on kielletty (kaikissa lähdöissä "1"). Tämän organisaation avulla voit rakentaa dekooderin 8:lle vain yhteen koteloon ilman lisäelementtejä:

ID3-sirun tapaan on helppo lisätä bittisyvyyttä ID4-siruihin perustuvissa dekoodereissa:

Tarvittaessa ID4-lähtöjen määrää voidaan kasvattaa 10:een ja muuttaa epätäydelliseksi binääri-desimaalidekooderiksi, jossa on 4 tuloa ja 10 lähtöä yksinkertaisella logiikalla:

K155-sarjan mikropiirien (1533, 555, 133) TTL-virtanastan pinout näkyy.

——————————————-

Siru K555ID5
Se on analoginen 155ID4:n kanssa sillä ainoalla erolla, että dekooderin lähdöt on koottu avoimen kollektoripiirin mukaan:

K155-sarjan mikropiirien (1533, 555, 133) TTL-virtanastan pinout näkyy.

——————————————-

Siru K155ID1
Osittainen BCD-dekooderi 4 sisääntulolla ja 10 ulostulolla. Erottuva ominaisuus mikropiirit - korkeajännitelähtökytkimet avoimella kollektorilla. Mikropiirissä on vähintään ohjaus - 4 tuloa binäärikoodin syöttämiseen ja 10 lähtöä vastaanotetun koodin näyttämiseen desimaalimuodossa (plus kaksi teholähtöä).

Tuloa ohjataan TTL-tasoilla. Lähdöt voidaan ladata (itse asiassa tähän mikropiiri on suunniteltu) suurjännitteisillä kaasupurkausilmaisimilla, jotka saavat virtansa vakio- tai sykkivällä jännitteellä aina 300 V:iin asti. Kun binäärikoodi vastaanotetaan tuloihin 3, 6 , 7, 4, tätä koodia vastaava lähtö on kytketty koteloon (- virtalähde) . Kaikki muut lähdöt ovat tällä hetkellä kiinni (suuri vastus - "katko"). Jos tuloon syötetään numeroiden 10-15 binäärivastine (nelibittinen binääritulo sallii tämän), kaikki mikropiirin lähdöt poistetaan käytöstä. Kytkentäkaavio kaasupurkausilmaisin 155ID1-sirulle on yksinkertainen:

Purkausten katodit on kytketty dekooderin lähtöihin, yhteinen anodi vastuksen R1 (vähintään 22 kOhm) kautta kaasupurkausilmaisimen virransyöttöön. Tämän lähteen negatiivinen on kytketty mikropiirin negatiiviseen virtajohtoon.

K155-sarjan mikropiirien (1533, 555, 133) TTL-virtanastan pinout näkyy.

——————————————-

Siru K555ID6
Epätäydellinen binaarinen desimaalidekooderi, joka toimii samalla algoritmilla kuin 155ID1. Ainoa ero on, että ID6-ulostuloissa on tavalliset kytkimet, jotka tuottavat TTL-tasot "0", "1".

Vastaanottaessaan binäärikoodin mikropiiri asettaa tason "0" vastaavaan lähtöön ja "1" muuhun. Kun tulokoodi on 10-15, "1" on läsnä kaikissa lähdöissä.

K155-sarjan mikropiirien (1533, 555, 133) TTL-virtanastan pinout näkyy.

——————————————-

Siru K555ID7, KR1533ID7, KR531ID7
Täysi BCD-dekooderi, jossa on 3 tuloa ja kahdeksan lähtöä. Tuloja käytetään kolminumeroisen binäärikoodin syöttämiseen, ulostuloista sen desimaalivastinetta (aktiivinen taso on matala).

Lähtösignaalin vilkkua varten kolme tuloa S on kytketty "AND" kautta, joista kaksi on käänteisiä. Jos tuloissa on 4, 5, 6 tasoa "0", "0", "1", dekoodaus on sallittu; millä tahansa muulla yhdistelmällä korkea taso asetetaan dekooderin kaikkiin lähtöihin. Edistyneen avainnusohjauksen ansiosta dekooderit voidaan yhdistää bittisyvyyden lisäämiseksi vähällä lisäelementillä tai ei ollenkaan. Esimerkkinä alla on 32-bittinen dekooderipiiri, joka käyttää vain yhtä lisäinvertteriä.

K155-sarjan mikropiirien (1533, 555, 133) TTL-virtanastan pinout näkyy.

——————————————-

Siru K155ID10, K555ID10
Osittainen binäärinen dekooderi, jossa on neljä tuloa ja kymmenen lähtöä.

Napojen sijainniltaan ja toimintalogiikaltaan se on samanlainen kuin K155ID6-mikropiiri, mutta ID10-lähdöt on tehty avoimen kollektoripiirin mukaan ja lähtökytkimet on suunniteltu melko suurelle lähtövirralle. Alhaisella lähtötasolla 555-sarjan dekooderinäppäin pystyy pitämään virran jopa 24 mA, 155 ja 133 sarjat - jopa 80 mA. Kun kaikkien sarjojen lähtö on kytketty pois päältä, sen jännite voi nousta 15 V:iin, mikä mahdollistaa pienen tehon sähkömagneettisen releen syöttämisen suoraan:

K155-sarjan mikropiirien (1533, 555, 133) TTL-virtanastan pinout näkyy.

——————————————-

Mikropiiri KR531ID14, KR1533ID14
Kaksi täyttä BCD-dekooderia, joissa kummassakin kaksibittinen tulo ja neljän bitin desimaalilähtö.

Kun tuloon syötetään kaksinumeroinen binäärikoodi, sen dekooderi asetetaan vastaavaan dekooderin ulostuloon. Molempien dekoodereiden tulot ovat suoria, lähdöt käänteisiä. Lisäksi jokainen dekooderi on portitettu erillisellä signaalilla S (käänteistulo). Jos strobo-tulossa on "0", dekooderi toimii; jos taso on korkea, se kytkee kaikki lähdöt "1"-tilaan.

Kuten kaikki dekooderit, KR1533(531)ID14 voidaan kytkeä peräkkäin bittikapasiteetin lisäämiseksi. Alla olevassa kuvassa on kaavio keskeneräisestä dekooderista, jossa on 4 tuloa ja 12 lähtöä, jotka koostuvat kahdesta KR531ID14-kotelosta.

K155-sarjan mikropiirien (1533, 555, 133) TTL-virtanastan pinout näkyy.

——————————————-

Logiikkalaitteet on jaettu kahteen luokkaan: yhdistelmä- ja peräkkäiset.

Laite on ns yhdistelmä, jos sen ulostulosignaalit jossakin ajankohtana määritetään yksiselitteisesti kyseisellä hetkellä esiintyvien tulosignaalien perusteella.

Muussa tapauksessa laitetta kutsutaan sekvenssi- tai äärellistilakoneeksi (digitaalikone, muistilla varustettu kone). Peräkkäisissä laitteissa on välttämättä muistielementtejä. Näiden elementtien tila riippuu tulosignaalien historiasta. Sarjalaitteiden lähtösignaalit eivät määräydy vain tulojen signaalien perusteella Tämä hetki aikaa, mutta myös muistielementtien tilaa. Näin ollen sarjalaitteen vastaus tiettyihin tulosignaaleihin riippuu sen toimintahistoriasta.

Sekä yhdistelmä- että peräkkäisistä laitteista käytännössä yleisimmin käytetyt ovat tyypillisiä.

Salaajat

Enkooderi on yhdistelmälaite, joka muuntaa desimaaliluvut binäärilukujärjestelmäksi, ja jokaiselle sisääntulolle voidaan määrittää desimaaliluku, ja joukko loogisia lähtösignaaleja vastaa tiettyä binäärikoodia. Enkooderia kutsutaan joskus "kooderiksi" (englanninkielisestä kooderista), ja sitä käytetään esimerkiksi muuttamaan ohjauspaneelin näppäimistöllä kirjoitetut desimaaliluvut binääriluvuiksi.

Jos tulojen määrä on niin suuri, että kooderi käyttää kaikkia mahdollisia lähtösignaalien yhdistelmiä, niin tällaista enkooderia kutsutaan täydelliseksi, jos ei kaikki, niin epätäydellinen. Tulojen ja lähtöjen lukumäärä kokonaisessa kooderissa on suhteessa n = 2 m, jossa n on tulojen lukumäärä, m on lähtöjen lukumäärä.

Siten näppäimistökoodin muuttamiseksi nelinumeroiseksi binääriluvuksi riittää, että käytät vain 10 tuloa, kun taas koko numero mahdollisia syötteitä on yhtä suuri kuin 16 (n = 2 4 = 16), joten 10x4-enkooderi (10:stä 4:ään) on epätäydellinen.

Tarkastellaan esimerkkiä kooderin rakentamisesta, joka muuntaa kymmenen bitin yksikkökoodin (desimaaliluvut 0-9) binäärikoodiksi. Oletetaan, että loogista signaalia vastaava signaali syötetään vain yhteen tuloon kulloinkin. Symboli tällainen kooderi ja koodivastaavuustaulukko on esitetty kuvassa. 3.35.

Tämän vastaavuustaulukon avulla kirjoitamme loogisia lausekkeita, mukaan lukien loogiseen summaan ne tulomuuttujat, jotka vastaavat jonkin lähtömuuttujan yksikköä. Joten lähdössä 1 on looginen "1", kun looginen "1" on joko tulossa X 1 tai X 3 tai X 5 tai X 7 tai X 9, eli y 1 = X 1 + X 3 + X 5 + X 7 + X 9

Samalla tavalla saadaan y 2 = X 2 + X 3 + X 6 + X 7 y 3 = X 4 + X 5 + X 6 + X 7 y 4 = X 8 + X 9

Kuvitellaan kuvassa. 3.36 kaavio tällaisesta kooderista käyttämällä OR-elementtejä.
Käytännössä käytetään usein prioriteettikooderia. Tällaisissa koodereissa binääriluvun koodi vastaa sen tulon suurinta numeroa, johon "1"-signaali syötetään, eli prioriteettikooderille voidaan lähettää signaaleja useissa tuloissa ja se asettaa numeron koodin. joka vastaa lähdön suurinta tuloa.

Otetaan esimerkkinä (kuva 3.37) K555 (TTLSh) -sarjan mikropiirien prioriteettikooderi (priority encoder) K555IVZ.

Enkooderissa on 9 käänteistä tuloa, jotka on merkitty PR l, ..., PR 9. Lyhenne PR tarkoittaa prioriteettia. Kooderissa on neljä käänteistä lähtöä Bl, ..., B8. Lyhenne B tarkoittaa "bussi". Numerot määrittävät aktiivisen tason arvon (nolla) vastaavassa binääriluvun bitissä. Esimerkiksi B 8 tarkoittaa, että tämän lähdön nolla vastaa numeroa 8. On selvää, että tämä on epätäydellinen kooderi.

Jos kaikki tulot ovat loogisia, niin kaikki lähdöt ovat myös loogisia, mikä vastaa numeroa 0 ns. käänteiskoodissa (1111). Jos ainakin yhdessä sisääntulossa on looginen nolla, niin lähtösignaalien tila määräytyy sen tulon suurimman luvun mukaan, jossa on looginen nolla, eikä se riipu signaaleista tuloissa, joilla on pienempi luku.

Esimerkiksi jos tulo PR 1 on looginen nolla ja kaikki muut tulot ovat loogisia ykkösiä, ulostuloissa on seuraavat signaalit: V 1 − 0, V 2 − 1, V 4 − 1, V 8 − 1, mikä vastaa numeroon 1 käänteisessä koodissa (1110).

Jos PR 9 -tulo on looginen nolla, niin, muista tulosignaaleista riippumatta, seuraavat signaalit ovat käytettävissä lähtöissä: V 1 − 0, V 2 − 1, V 4 − 1, V 8 − 0, mikä vastaa numero 9 käänteisessä koodissa (0110) .

Enkooderin päätarkoitus on muuntaa signaalilähteen numero koodiksi (esimerkiksi tietyn näppäimistön painetun painikkeen numero).

Dekooderit

Sitä kutsutaan yhdistelmälaitteeksi, joka muuntaa n-bittisen binaarikoodin loogiseksi signaaliksi, joka ilmestyy ulostuloon, jonka desimaaliluku vastaa binaarikoodia. Tulojen ja lähtöjen lukumäärä ns. täydellisessä dekooderissa liittyy suhteeseen m= 2 n, jossa n on tulojen lukumäärä ja m on lähtöjen lukumäärä. Jos dekooderi käyttää epätäydellistä määrää ulostuloja, tällaista dekooderia kutsutaan epätäydelliseksi. Joten esimerkiksi dekooderi, jossa on 4 tuloa ja 16 lähtöä, on valmis, mutta jos lähtöjä olisi vain 10, se olisi epätäydellinen.

Katsotaanpa esimerkkinä K555-sarjan K555ID6-dekooderia (kuva 3.38).

Dekooderissa on 4 suoraa tuloa, jotka on merkitty A 1, ..., A 8. Lyhenne A tarkoittaa "osoitetta" (englanninkielisestä osoitteesta). Näitä tuloja kutsutaan osoitetuloiksi. Numerot määrittävät aktiivisen tason (yksi) arvot binääriluvun vastaavassa numerossa. Dekooderissa on 10 käänteistä lähtöä Y 0, ..., Y 9. Numerot määrittelevät syötteissä annettua binäärilukua vastaavan desimaaliluvun. Ilmeisesti tämä dekooderi on epätäydellinen.

Aktiivisen tason arvo (nolla) on lähtö, jonka numero on yhtä suuri kuin sisääntulon binääriluvun määräämä desimaaliluku. Jos esimerkiksi kaikki tulot ovat loogisia nollia, lähtö Y 0 on looginen nolla ja loput lähdöt ovat loogisia yksi. Jos tulossa A 2 on looginen nolla ja muissa tuloissa on looginen nolla, niin lähdössä Y 2 on looginen nolla ja muissa lähdöissä looginen nolla. Jos syöte on binääriluku, joka on suurempi kuin 9 (esimerkiksi kaikki tulot ovat ykkösiä, mikä vastaa binaarilukua 1111 ja desimaalilukua 15), niin kaikki lähdöt ovat loogisia ykkösiä.

Dekooderi on yksi laajalti käytetyistä logiikkalaitteista. Sitä käytetään erilaisten yhdistelmälaitteiden rakentamiseen.

Tarkasteltavat salaajat ja salauksen purkajat ovat esimerkkejä yksinkertaisimmista koodimuuntimista.

Koodimuuntimet

Yleensä ne ovat laitteita, jotka on suunniteltu muuntamaan yksi koodi toiseksi, ja ne suorittavat usein epätyypillisiä koodimuunnoksia. Koodimuuntimet on merkitty X/Y:llä.

Tarkastellaan muuntimen toteutuksen ominaisuuksia käyttämällä esimerkkiä kolmielementistä viiteen elementtiin koodimuunnin. Oletetaan, että on tarpeen toteuttaa kuvassa 1 esitetty koodivastaavuustaulukko. 3.39.

Tässä N tarkoittaa syötettyä binaarikoodia vastaavaa desimaalilukua. Koodimuuntimet luovat usein dekooderi-enkooderi-piirin. Dekooderi muuntaa syötekoodin joksikin desimaaliluvuksi, ja sitten kooderi luo lähtökoodin. Tämän periaatteen mukaisesti luodun muuntimen kaavio on esitetty kuvassa. 3.40, jossa käytetään matriisidiodikooderia. Tällaisen muuntimen toimintaperiaate on melko yksinkertainen. Esimerkiksi kun dekooderin kaikki sisääntulot ovat loogisia "O", sen lähdössä 0 näkyy looginen "1", mikä johtaa "1":n ilmestymiseen ulostuloissa 4 ja 5, eli koodin ensimmäisellä rivillä. vastaavuustaulukko on toteutettu.


Teollisuus tuottaa suuri määrä salaajia, salauksen purkajia ja koodimuuntimet, kuten 4×16-dekooderi vilkkuvalla valolla (K555IDZ), koodimuunnin 7×5 LED-matriisin ohjaamiseen (K155ID8), koodimuunnin asteikkoilmaisimen ohjaamiseen (K155ID15) jne.

Salauksen purkajien avulla voit muuntaa yhden tyyppisen binaarikoodin toiseksi. Muunna esimerkiksi sijaintibinaari lineaariseksi oktaaliksi tai heksadesimaaliksi. Muunnos suoritetaan totuustaulukoissa kuvattujen sääntöjen mukaan, joten dekoodereiden rakentaminen ei ole vaikeaa. Dekooderin rakentamiseen voit käyttää sääntöjä.

Desimaalidekooderi

Tarkastellaan esimerkkiä dekooderipiirin kehittämisestä binäärikoodista desimaalikoodiin. Desimaalikoodi on yleensä yksi bitti per desimaaliluku. Desimaalikoodissa on kymmenen numeroa, joten yhden desimaalin näyttämiseen tarvitaan kymmenen dekooderin lähtöä. Näistä nastaista tuleva signaali voidaan soveltaa. Yksinkertaisimmassa tapauksessa voit allekirjoittaa näytössä näkyvän numeron LEDin yläpuolella.Desimaalidekooderin totuustaulukko on esitetty taulukossa 1.

Pöytä 1. Desimaalidekooderin totuustaulukko.

Tulot				Poistuu
8	4	2	1	0	1	2	3	4	5	6	7	8	9
0	0	0	0	1	0	0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0	0	0	0	0	0	0
0	0	1	1	0	0	0	1	0	0	0	0	0	0
0	1	0	0	0	0	0	0	1	0	0	0	0	0
0	1	0	1	0	0	0	0	0	1	0	0	0	0
0	1	1	0	0	0	0	0	0	0	1	0	0	0
0	1	1	1	0	0	0	0	0	0	0	1	0	0
1	0	0	0	0	0	0	0	0	0	0	0	1	0
1	0	0	1	0	0	0	0	0	0	0	0	0	1

Dekooderin sirut on esitetty piirikaavioina kuvassa 2. Tämä kuva näyttää binaarisen dekooderin, täydellisen sisäisen dekooderin nimen. piirikaavio joka näkyy kuvassa 1.

Kuva 2. Binaarisen dekooderin graafinen merkintä

Täsmälleen samalla tavalla voit saada piirikaavion mille tahansa muulle dekooderille (dekooderille). Yleisimmät menetelmät ovat oktaali- ja heksadesimaaliset salauksenpurkut. Tällaisia ​​dekoodeja ei tällä hetkellä käytännössä käytetä näyttöön. Periaatteessa tällaisia ​​dekoodeja käytetään monimutkaisempien digitaalisten moduulien komponentteina.

Seitsemän segmentin dekooderi

Käytetään usein desimaali- ja heksadesimaalilukujen näyttämiseen. Kuva seitsemän segmentin ilmaisin ja sen segmenttien nimet on esitetty kuvassa 3.

Kuva 3. Kuva seitsemän segmentin indikaattorista ja sen segmenttien nimet

Numeron 0 näyttämiseksi tällaisessa ilmaisimessa riittää, että valaisevat segmentit a, b, c, d, e, f. Numeron "1" näyttämiseksi segmentit b ja c syttyvät. Täsmälleen samalla tavalla voit saada kuvia kaikista muista desimaali- tai heksadesimaaliluvuista. Kaikkia tällaisten kuvien yhdistelmiä kutsutaan seitsemän segmentin koodiksi.

Luodaan dekooderille totuustaulukko, jonka avulla voit muuntaa binäärikoodin seitsemän segmentin koodiksi. Anna segmenttien syttyä nollapotentiaalilla. Tällöin seitsemänsegmenttisen dekooderin totuustaulukko saa taulukon 2 mukaisen muodon. Dekooderin lähdössä olevien signaalien spesifinen arvo riippuu mikropiirin lähdöstä. Tarkastelemme näitä kaavioita myöhemmin näyttämistä käsittelevässä luvussa erilaisia ​​tyyppejä tiedot.

Taulukko 2. Seitsemän segmentin dekooderin totuustaulukko

Tulot				Poistuu
8	4	2	1	a	b	c	d	e	f	g
0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	1	0	0	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0
0	0	1	1	0	0	0	0	1	1	0
0	1	0	0	1	0	0	1	1	0	0
0	1	0	1	0	1	0	0	1	0	0
0	1	1	0	0	1	0	0	0	0	0
0	1	1	1	0	0	0	1	1	1	1
1	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0	1	0	0

Mielivaltaisen totuustaulukon muodostamisen mielivaltaisesta totuustaulukosta periaatteiden mukaisesti saamme kaavion seitsemän segmentin dekooderista, joka toteuttaa taulukossa 2 esitetyn totuustaulukon. Tällä kertaa emme kuvaile yksityiskohtaisesti kehitysprosessia. piiri. Tuloksena oleva seitsemänsegmenttisen dekooderin piirikaavio on esitetty kuvassa 4.

Patentin RU 2559705 omistajat:

Keksintö liittyy tietotekniikan, automaation alaan ja sitä voidaan käyttää erilaisissa digitaalisissa rakenteissa ja automaattisissa ohjausjärjestelmissä, tiedonsiirrossa jne.

Erilaisissa laskenta- ja ohjausjärjestelmissä käytetään laajalti dekoodeja, jotka on toteutettu transistori-transistori- ja emitterikytketyn logiikan perusteella, jotka toimivat Boolen algebran lakien mukaisesti ja joilla on kaksi loogista lähtötilaa "0" ja "1", joille on tunnusomaista matalat ja suuret mahdollisuudet. Klassista dekooderiarkkitehtuuria on julkaistu artikkeleissa ja kirjoissa, ja mikropiirejä on tuotettu kaupallisesti.

Tämän luokan dekoodereiden merkittävä haittapuoli on, että sen mahdollisia binäärisignaaleja käyttävillä loogisilla elementeillä on monitasoinen rakenne, jota on mahdotonta tai tehotonta käyttää nykyaikaisissa pienjänniteteknologisissa prosesseissa, sekä toimintatilojen epälineaarisuus. elementtien ja loogisten elementtien ja tulosignaalien rakenneparametrien kriittisyyttä. Viime kädessä tämä johtaa tunnettujen salauksenpurkulaitteiden suorituskyvyn heikkenemiseen.

Käsittelylaitteina digitaalista tietoa Myös loogisten tulomuuttujien (virtojen) muuntamiseen käytetään transistorikaskadeja, jotka on toteutettu tulovirtamuuttujien loogisen käsittelyn toteuttavien virtapeilien perusteella.

Tämän luokan tunnettujen piirien merkittävä haittapuoli on, että ne eivät toteuta toimintoa, jolla kaksi tulovirtasignaalia, joilla on neljä tilaa "00", "01", "10", "11", muunnetaan neljäksi lähtövirtasignaaliksi. . Tämä ei salli sen perusteella luoda täydellistä perustaa signaalinkäsittelytyökaluille virtamuuttujilla, jotka toimivat lineaarisen algebran periaatteilla.

Teoksissa sekä tämän hakemuksen kirjoittajan monografioissa on osoitettu, että Boolen algebra on erikoistapaus yleisemmasta lineaarisesta algebrasta, jonka käytännön toteutus laskennallisten ja loogisten automaatiolaitteiden rakenteessa uuden sukupolven erityinen elementtikanta, joka toteutetaan logiikan pohjalta kaksi- ja moniarvoisilla sisäisillä esityssignaaleilla, jossa standardin loogisen signaalin vastine on virtakvantti Ι 0. Vaatimuksen kohteena oleva laite "2 in 4 Decoder" kuuluu tämän tyyppisiin loogisiin laitteisiin ja toimii tulovirtasignaalien kanssa ja tuottaa lähtövirtasignaalin.

Vaatimuksen kohteena olevan laitteen lähin prototyyppi on US-patentissa 5742154 esitetty looginen laite "Decoder 2 in 4", joka sisältää laitteen ensimmäiset 1 ja toiset 2 loogista tuloa, ensimmäiset 3, toinen 4, kolmas 5, neljäs 6 laitteen virtaloogista lähtöä, joista ensimmäiset 7, toinen 8 ja kolmas 9 lähtötransistoria, joiden kannat on yhdistetty ja kytketty ensimmäiseen 10 bias-jännitelähteeseen, neljäs 11, viides 12 ja kuudes 13 lähtötransistoria. erityyppinen johtavuus, jonka kannat on yhdistetty ja kytketty toiseen 14 bias-jännitelähteeseen, ensimmäisen 7 lähtötransistorin emitteri kytketty neljännen 11 lähtötransistorin emitteriin, toisen 8 lähtötransistorin emitteri on kytketty viidennen 12 lähdön transistorin emitteriin, kolmannen 9 lähtötransistorin emitteri on kytketty kuudennen 13 lähtötransistorin emitteriin, laitteen 3 ensimmäistä nykyistä loogista lähtöä on kytketty ensimmäisen 7 lähdön kollektoriin transistori, toinen 4 laitteen virran looginen lähtö on kytketty kolmannen 9 lähtötransistorin kollektoriin, neljännen 11 lähtötransistorin kollektori on kytketty laitteen kolmanteen 5 virran loogiseen lähtöön, kuudennen kollektoriin 13 lähtötransistori on kytketty laitteen neljänteen 6 virran loogiseen lähtöön, ensimmäiset 15 ja toiset 16 virtapeiliä on sovitettu ensimmäiseen 17 virtalähdeväylään, kolmas 18 virtapeili sovitettu toiseen 19 virtalähdeväylään, apuväylään. viitevirtalähde 20.

Ehdotetun keksinnön päätavoitteena on luoda logiikka elementti, joka tarjoaa kahden loogisen tulomuuttujan tilan dekoodauksen ja neljän lähtösignaalin muodostamisen nykymuodossa. Viime kädessä tämä mahdollistaa tunnettujen informaation muunnoslaitteiden suorituskyvyn lisäämisen ehdotetun dekooderin avulla ja luo moniarvoisen lineaarisen algebran periaatteilla toimivien laskentalaitteiden elementtipohjan.

Ongelma ratkeaa sillä, että loogisessa laitteessa "Decoder 2 in 4" (kuva 1), joka sisältää laitteen ensimmäiset 1 ja toiset 2 loogista tuloa, ensimmäinen 3, toinen 4, kolmas 5, neljäs 6 laitteen virtaloogista lähtöä, joista ensimmäiset 7, toinen 8 ja kolmas 9 lähtötransistoria, joiden kannat on yhdistetty ja kytketty ensimmäiseen 10 bias-jännitelähteeseen, neljäs 11, viides 12 ja kuudes 13 lähtötransistoria. erityyppinen johtavuus, jonka kannat on yhdistetty ja kytketty toiseen 14 bias-jännitelähteeseen, ensimmäisen 7 lähtötransistorin emitteri on kytketty neljännen AND-lähtötransistorin emitteriin, toisen 8 lähtötransistorin emitteriin on kytketty viidennen 12 lähtötransistorin emitteriin, kolmannen 9 lähtötransistorin emitteri on kytketty kuudennen 13 lähtötransistorin emitteriin, laitteen ensimmäiset 3 nykyistä loogista lähtöä on kytketty ensimmäisen 7 kollektoriin lähtötransistori, toinen Laitteen 4 virran looginen lähtö on kytketty kolmannen 9 lähtötransistorin kollektoriin, neljännen 11 lähtötransistorin kollektori on kytketty laitteen kolmanteen 5 virran loogiseen lähtöön, kollektoriin. kuudes 13 ulostulotransistori on kytketty laitteen neljänteen 6 virran loogiseen lähtöön, ensimmäiset 15 ja toiset 16 virtapeiliä on sovitettu ensimmäiseen 17 virtalähdeväylään, kolmas 18 virtapeiliin, sovitettu toiseen 19 virtalähdeväylään, apureferenssivirtalähde 20, uudet elementit ja liitännät tarjotaan - laitteen ensimmäinen 1 looginen tulo on kytketty kolmannen 18 virtapeilin tuloon, laitteen toinen 2 loogista tuloa kytketty ensimmäisen 15 tuloon virtapeili, ensimmäisen 15 virtapeilin ensimmäiset 21 virtalähtöä on kytketty toisen 8 ja viidennen 12 lähtötransistorin yhdistettyihin emittereihin ja apuviitevirtalähteen kautta 20 on kytketty toiseen 19 virtalähdeväylään, toinen 22 ensimmäisen 15 virtapeilin virtalähtö, joka on kytketty ensimmäisen 7 ja neljännen 11 lähtötransistorin yhdistettyihin emittereihin ja kytketty kolmannen 18 virtapeilin ensimmäiseen 23 virtalähtöön, toisen 8 lähtötransistorin kollektori on kytketty tuloon toisesta 16 virtapeilistä, jonka virtalähtö on kytketty kolmannen 9 ja kuudennen 13 lähtötransistorin yhdistettyihin emittereihin ja on kytketty kolmannen 18 virtapeilin toiseen 24 virtalähtöön ja viidennen 12 kollektoriin lähtötransistori on kytketty toiseen 19 teholähdeväylään.

Kuviossa 1 on esitetty kaavamainen kaavio logiikkalaitteen prototyypistä. 1. Kuviossa 1 Kuvio 2 esittää kaaviota patenttivaatimusten kohteena olevasta laitteesta patenttivaatimusten kappaleen 1 mukaisesti.

Kuvassa Kuvio 3 esittää kaaviota patenttivaatimuksen kohteena olevasta laitteesta patenttivaatimusten lausekkeen 2, lausekkeen 3, lausekkeen 4 mukaisesti.

Kuvassa Kuvio 4 esittää kaavion kuviosta 4; 3 MS9-tietokonemallinnusympäristössä tärkeimpien toiminnallisten yksiköiden erityisellä toteutuksella (virtapeilit, viitevirtalähteet).

Kuvassa Kuvassa 5 on esitetty kuvion 5 piirin tietokonesimuloinnin tulokset. 4.

Looginen laite "2 x 4 dekooderi" kuva. 2 sisältää laitteen ensimmäiset 1 ja toiset 2 loogista tuloa, laitteen ensimmäiset 3, toista 4, kolmas 5, neljäs 6 virtaloogista lähtöä, ensimmäiset 7, toiset 8 ja kolmannet 9 lähtötransistoria, joiden kannat ovat yhdistetty ja kytketty ensimmäiseen 10 bias-jännitelähteeseen, neljänteen 11, viidenteen 12 ja kuudenteen 13 eri johtavuustyyppistä lähtötransistoria, joiden kannat on yhdistetty ja kytketty toiseen 14 bias-jännitelähteeseen, ensimmäisen emitteriin. 7 lähtötransistori on kytketty neljännen 11 lähtötransistorin emitteriin, toisen 8 lähtötransistorin emitteri on kytketty viidennen 12 lähtötransistorin emitteriin, kolmannen 9 lähtötransistorin emitteri on kytketty kuudes 13 lähdön transistori, laitteen 3 ensimmäistä looginen lähtö on kytketty ensimmäisen 7 lähtötransistorin kollektoriin, laitteen toinen 4 virran looginen lähtö on kytketty kolmannen 9 lähtötransistorin kollektoriin, kollektoriin Neljännestä 11 lähtötransistorista on kytketty laitteen kolmanteen 5 virran loogiseen lähtöön, kuudennen 13 lähtötransistorin kollektori on kytketty laitteen neljänteen 6 virran loogiseen lähtöön, ensimmäiset 15 ja toiset 16 virtapeiliä on sovitettu ensimmäisellä 17 virtalähdeväylällä kolmas 18 virtapeili sovitetaan toisen 19 virtalähteen väylän kanssa, apuviitevirtalähde 20. Laitteen ensimmäinen 1 looginen tulo on kytketty kolmannen 18 virtapeilin tuloon, laitteen toinen 2 loogista tuloa on kytketty ensimmäisen 15 virtapeilin tuloon, ensimmäisen 15 virtapeilin ensimmäinen 21 virtalähtö on kytketty toisen 8 ja viidennen 12 lähtötransistorin yhdistettyihin emittereihin ja apureferenssin kautta virtalähde 20 on kytketty toiseen 19 virtalähdeväylään, ensimmäisen 15 virtapeilin toinen 22 virtalähtö on kytketty ensimmäisen 7 ja neljännen 11 lähtötransistorin yhdistettyihin emittereihin ja kytketty kolmannen 23 ensimmäiseen virtalähtöön. 18 virtapeili, toisen 8 lähtötransistorin kollektori on kytketty toisen 16 virtapeilin tuloon, jonka virtalähtö on kytketty kolmannen 9 ja kuudennen 13 lähtötransistorin yhdistettyihin emittereihin ja on kytketty Kolmannen 18 virtapeilin toinen 24 virtalähtö ja viidennen 12 lähtötransistorin kollektori on kytketty toiseen 19 teholähdeväylään.

Kuvassa 3, patenttivaatimusten 2 kohdan mukaisesti, laitteen ensimmäinen 1 looginen tulo on kytketty kolmannen 18 virtapeilin tuloon ensimmäisen lisäkääntöasteen kautta, joka on tehty ensimmäisen 26 lisävirtapeilin muodossa, sovitettuna virtalähteen 17 ensimmäistä väylää.

Kuvassa 3, patenttivaatimusten kappaleen 3 mukaisesti, neljännen 11 lähtötransistorin kollektori on kytketty laitteen kolmanteen 5 virran loogiseen lähtöön toisen lisäkääntöasteen kautta, joka on tehty toisen 27 lisävirtapeilin muodossa, sovitettuna. toisella 19 virtalähdeväylällä.

Lisäksi kuviossa 1 on esitetty 3, patenttivaatimusten kappaleen 4 mukaisesti, kuudennen 13 lähtötransistorin kollektori on kytketty laitteen neljänteen 6 virran loogiseen lähtöön kolmannen lisäkääntöasteen kautta, joka on tehty kolmannen 28 lisävirtapeilin muodossa, sovitettuna. virtalähteen toisella 19-väylällä.

Tarkastellaanpa ehdotetun dekooderipiirin toimintaa virtatuloilla ja -lähdöillä (kuva 1). 2.

2-4-dekooderi toteuttaa hyvin tunnettuja toimintoja:

jossa A 0, A ¯ 0 ovat suoria ja käänteisiä signaaleja kuvan 1 laitteen tulossa 1. 2,

A 1 , A¯ 1 - suorat ja käänteiset signaalit kuvan 2 laitteen tulossa 2. 2.

Niiden toteutuksen piirre lineaarisessa algebrassa on typistetyn erooperaation käyttö tähän tarkoitukseen:

jonka totuustaulukko on annettu alla

Taulukosta seuraa, että neljästä mahdollisesta syötemuuttujien arvojen yhdistelmästä yksi funktion arvo vastaa vain yhtä ehtoa A 0 > A 1 vastaavaa yhdistelmää. Määrittämällä suorat ja käänteiset syöttömuuttujat totuustaulukossa on mahdollista saada yksi funktioarvo, joka vastaa mitä tahansa syötemuuttujien arvojen mahdollisia yhdistelmiä.

Tämän toiminnon käyttäminen johtaa dekooderin loogisten toimintojen seuraavaan esitykseen:

Näiden toimien toteuttaminen tapahtuu seuraavasti.

Tulomuuttujien A 0 ja A 1 signaalit loogisten tulojen 1 ja 2 kautta syötetään ensimmäisiin 15 ja kolmanteen 18 virtapeiliin, joiden avulla määritetyt signaalit kerrotaan ja niiden etumerkki muuttuu. Tässä tapauksessa signaali A 0 lähetetään lähtevän virran muodossa (eli A 0:n muodossa) ja muunnetaan kolmatta virtapeiliä 18 käyttämällä sisääntulevaksi virraksi (eli muodossa -A 0). ja A1 syötetään suorassa muodossa sisäänvirtaavan virran muodossa (eli muodossa -A1) ja ensimmäisen virtapeilin avulla muutetaan ulosvirtausvirraksi (eli muodossa A1).

Ensimmäisen virtapeilin 15 ulostulojen 22 ja kolmannen virtapeilin 18 23 välisessä kytkentäpisteessä suoritetaan operaatio A1-A0. Erosignaali syötetään transistorien 7 ja 11 yhdistetyille emittereille, joiden toimintatilat asetetaan ensimmäisellä 10 ja toisella 14 bias-jännitelähteellä.

Jos erosignaali on positiivinen, ts. A 0 -A 1 >0, transistori 7 on kiinni ja transistori 11 on auki ja sisäänvirtaava virtakvantti, joka vastaa -(A 0 -A 1) = A 1 -A 0, annetaan ulostulossa 5, toteuttaen lausekkeen (2) . Muilla virtakvanttiarvojen yhdistelmillä lähdössä 5 ei ole virtaa.

Jos A 0 -A 1 < 0, niin transistori 7 on auki ja transistori 11 suljettu ja A 0 -A 1:tä vastaava virtaavan virran kvantti annetaan ulostuloon 3, toteuttaen lausekkeen (3). Muilla virtakvanttiarvojen yhdistelmillä lähdössä 3 ei ole virtaa.

Ensimmäisen virtapeilin lähdön 21 ja apureferenssivirtalähteen 20 välisessä liitäntäkohdassa A1-1 vähennetään. Erosignaali syötetään transistorien 8 ja 12 yhdistetyille emittereille, joiden toimintatilat asetetaan ensimmäisellä 10 ja toisella 14 bias-jännitelähteellä. Jos erosignaali on positiivinen, ts. A 1 -1>0, transistori 8 on kiinni ja transistori 12 on auki. Jos erosignaali on pienempi tai yhtä suuri kuin nolla, transistori 8 on auki ja transistori 12 suljettu.

Ensimmäisessä tapauksessa signaali transistorin 12 kautta on oikosuljettu maahan. Toisessa tapauksessa lähtevän erovirran A 1 -1 kvantti muunnetaan kolmannen virtapeilin 16 avulla lähtevän virran 1-A 1 kvantiksi ja siitä vähennetään tulevan virran kvantti -A 0 . Erosignaali syötetään transistorien 9 ja 13 yhdistettyihin emittereihin, joiden toimintatilat asetetaan ensimmäisten 10 ja toisten 14 bias-jännitelähteiden avulla. Jos erosignaali on positiivinen, ts. transistori 9 on kiinni ja transistori 13 on auki. Tällöin lähtöön 6 syötetään erosignaali (1-A 1)-A 0 virtaavan virran kvantin muodossa, joka toteuttaa lausekkeen (4). Muilla virtakvanttiarvojen yhdistelmillä lähdössä 4 ei ole virtaa.

Yksityiskohdat tästä laitteesta on lähtösignaalien esitys sisäänvirtaavan (lähdöissä 3 ja 4) ja ulosvirtaavan (lähdöissä 5 ja 6) virran kvantteina. Tapauksessa, jossa tarvitaan kaikkia samansuuntaisia ​​lähtösignaaleja, kuviossa 1 esitetty dekooderipiiri. 3. Sen ero kuvion kaaviosta. Kuvassa 2 on käytetty kahta lisävirtapeiliä 27 ja 28, joiden tuloihin on kytketty transistorien 11 ja 13 kollektorit ja lähdöt ovat dekooderin lähdöt 5 ja 6. Seurauksena on, että kaikki lähtösignaalit esitetään tulevana virtakvanteina.

Kuten yllä olevasta kuvauksesta voidaan nähdä, "2 in 4 -dekooderi" -laitteen toteutus suoritetaan standardilogisten funktioiden muodossa lineaarisen algebran lakien mukaisesti muodostamalla eron virtakvanttiin 10. virtapeilien elementit mahdollistavat monissa tapauksissa syöttöjännitteen alentamisen, ja koska kaikki annettujen piirien elementit toimivat aktiivisessa tilassa, mikä tarkoittaa kyllästymisen puuttumista kytkentäprosessin aikana ja laitteen yleinen suorituskyky kasvaa. Vakaiden virtakvanttien I 0 arvojen käyttö sekä lähtösignaalin määrittäminen näiden virtojen erolla varmistaa, että piirin toiminta on vähän riippuvainen ulkoisista epävakauttavista tekijöistä (syöttöjännitteen poikkeama, säteilyn ja lämpötilan vaikutukset, yhteistilan häiriöt jne.).

Kuviossa 1 on esitetty. 9, fig. Kuviossa 10 simulointitulokset vahvistavat ehdotettujen piirien esitetyt ominaisuudet.

Täten loogisen laitteen "2 in 4 Decoder" tarkasteltaville piiriratkaisuille on tunnusomaista signaalin binäärivirtaesitys ja niitä voidaan käyttää pohjana lineaarialgebraa käyttäville laskenta- ja ohjauslaitteille, joiden erikoistapaus on Boolen algebra. .

KIRJASTUS

1. Patentti US 6243319 B1, fig. 13.

2. US-patentti 5604712 A.

3. US-patentti 4514829 A.

4. Patentti US 20120020179 A1.

5. Patentti US 6920078 B2.

6. Patentti US 6324117 B1, fig. 3.

7. Patenttihakemus US 20040018019 A1.

8. US-patentti 5568061 A.

9. Patentti US 5148480 A, fig. 4.

10. Brzozowski I., Zachara L., Kos A. n-to-2n-dekooderien universaali suunnittelumenetelmä // Integrated Circuits and Systems (MIXDES), 2013 Proceedings of the 20th International Conference, 2013. - P. 279 -284, Kuva. 1.

11. Subramanyam M.V. Switching Theory and Logic Design / Firewall Media, 2011. Toinen, - 783 c, kuva. 3.174.

12. SN74LVC1G139 2-to-4 Line Dekooderi [Elektroninen resurssi]. URL-osoite: http://www.ti.com/lit/ds/symlink/sn741vc1g139.pdf.

13. US-patentti 8159304, kuva. 5.

14. US-patentti nro 5977829, kuva. 1.

15. US-patentti nro 5789982, kuva. 2.

16. US-patentti nro 5140282.

17. US-patentti nro 6624701, kuva. 4.

18. US-patentti nro 6529078.

19. US-patentti nro 5734294.

20. US-patentti nro 5557220.

21. US-patentti nro 6624701.

22. RU-patentti nro 2319296.

23. Patentti RU nro 2436224.

24. Patentti RU nro 2319296.

25. Patentti RU nro 2321157.

26. US-patentti 6556075, kuva. 2.

27. US-patentti 6556075, kuva. 6.

28. Chernov N.I., Yugai V.Y., Prokopenko N.N. et al. Moniarvoisten digitaalisten rakenteiden lineaarisen synteesin peruskäsite lineaarisissa tiloissa // 11th East-West Design & Test Symposium (EWDTS 2013). - Rostov-on-Don, 2013. - s. 146-149.

29. Malyugin V.D. Boolen funktioiden toteutus aritmeettisilla polynomeilla // Automaatio ja telemekaniikka, 1982. Nro 4. s. 84-93.

30. Chernov N.I. Perusteoria looginen synteesi digitaaliset rakenteet reaalilukujen kentällä // Monografia. - Taganrog: TRTU, 2001. - 147 s.

31. Chernov N.I. ASOIU:n digitaalisten rakenteiden lineaarinen synteesi" // Opetusohjelma. - Taganrog: TRTU, 2004 - 118 s.

1. 2 x 4 dekooderi, joka sisältää laitteen ensimmäisen (1) ja toisen (2) loogisen tulon, laitteen ensimmäisen (3), toisen (4), kolmannen (5), neljännen (6) nykyisen loogisen ulostulon , ensimmäinen (7), toinen (8) ja kolmas (9) lähtötransistorit, joiden kannat on yhdistetty ja kytketty ensimmäiseen (10) esijännitelähteeseen, neljänteen (11), viidenteen (12) ja kuudenteen (13) eri johtavuustyyppiset lähtötransistorit, joiden kannat on yhdistetty ja kytketty toiseen (14) bias-jännitelähteeseen, ensimmäisen (7) lähtötransistorin emitteri on kytketty neljännen (11) emitteriin ) lähtötransistori, toisen (8) lähtötransistorin emitteri on kytketty viidennen (12) lähtötransistorin emitteriin, kolmannen (9) lähtötransistorin emitteri on kytketty kuudennen (13) lähdön emitteriin transistori, laitteen ensimmäinen (3) virtalooginen lähtö on kytketty ensimmäisen (7) lähtötransistorin kollektoriin, laitteen toinen (4) virtalooginen lähtö on kytketty kolmannen (9) lähdön kollektoriin transistorin, lähtötransistorin neljännen (11) kollektori on kytketty laitteen kolmanteen (5) virran loogiseen lähtöön, kuudennen (13) lähtötransistorin kollektori on kytketty neljänteen (6) virran loogiseen lähtöön laitteen ensimmäinen (15) ja toinen (16) virtapeili on sovitettu ensimmäiseen (17) virtalähdeväylään, kolmas (18) virtapeiliin sovitettu toiseen (19) virtalähdeväylään, apuviitevirtalähde ( 20), tunnettu siitä, että laitteen ensimmäinen (1) looginen tulo on kytketty kolmannen (18) virtapeilin tuloon, laitteen toinen (2) looginen tulo on kytketty ensimmäisen (15) tuloon. ) virtapeili, ensimmäisen (15) virtapeilin ensimmäinen (21) virtalähtö on kytketty toisen (8) ja viidennen (12) lähtötransistorin yhdistettyihin emittereihin ja on kytketty apuviitelähteen virta (20) kautta. toiseen (19) tehonsyöttöväylään, ensimmäisen (15) virtapeilin toinen (22) virtalähtö on kytketty ensimmäisen (7) ja neljännen (11) lähtötransistorin yhdistettyihin emittereihin ja kytketty ensimmäiseen ( 23) virtalähtö kolmas (18) virtapeili, toisen (8) lähtötransistorin kollektori on kytketty toisen (16) virtapeilin tuloon, jonka virtalähtö on kytketty kolmannen (16) virtapeilin yhdistettyihin emittereihin (9) ja kuudes (13) lähtötransistorit ja se on kytketty toiseen (24) virtaan kolmannen (18) virtapeilin lähtöön ja viidennen (12) lähtötransistorin kollektori on kytketty toiseen (19) virtalähdeväylä.

2. Patenttivaatimuksen 1 mukainen 2 x 4 -dekooderi, tunnettu siitä, että laitteen ensimmäinen (1) looginen tulo on kytketty kolmannen (18) virtapeilin tuloon ensimmäisen lisäkääntöasteen kautta, joka on muodostettu ensimmäinen (26) lisävirtapeili, joka on sovitettu ensimmäisen (17) tehonsyöttöväylän kanssa.

3. Patenttivaatimuksen 1 mukainen 2 x 4 -dekooderi, tunnettu siitä, että neljännen (11) lähtötransistorin kollektori on kytketty laitteen kolmanteen (5) virtaloogiseen lähtöön toisen lisäinvertointiasteen kautta, joka on muotoiltu. toisen (27) lisävirtapeilin, joka on sovitettu toiseen (19) teholähdeväylään.

4. Patenttivaatimuksen 1 mukainen 2 x 4 -dekooderi, tunnettu siitä, että kuudennen (13) lähtötransistorin kollektori on kytketty laitteen neljänteen (6) virtaloogiseen lähtöön kolmannen lisäinvertointiasteen kautta, joka on muotoiltu. kolmannen (28) lisävirtapeilin, joka on sovitettu toiseen (19) virtalähdeväylään.

Samanlaisia ​​patentteja:

Keksintö liittyy koodaustyökaluihin, joissa käytetään lyhennettyä koodikirjaa adaptiivisella nollauksella. Tekninen tulos on vastaanottavalta puolelta lähettävälle puolelle siirrettävän tiedon määrän vähentäminen.

Keksintö koskee tietokone teknologia, nimittäin videotietojen koodaukseen. Tekninen tulos on lisätä videoinformaation bittivirran koodauksen ja dekoodauksen tehokkuutta jakamalla data entropiakerroksiin.

Menetelmä kokonaislukujen sekvenssin koodaamiseksi Keksintö koskee menetelmää kokonaislukujen sekvenssin koodaamiseksi, tallennuslaitetta ja tällaista koodattua sekvenssiä kuljettavaa signaalia sekä menetelmää tämän koodatun sekvenssin dekoodaamiseksi.

Esikoodausmenetelmä Keksintö koskee esikoodausmenetelmää sekä järjestelmää ja menetelmää esikoodauskoodikirjan muodostamiseksi monituloisessa MIMO-järjestelmässä.

Keksintö liittyy tekniikan alaan, jossa käytetään digitoituja signaaleja ja sitä voidaan käyttää viestintälaitteissa, signaalien tallentamisessa, tallentamisessa, toistossa, muuntamisessa, koodauksessa ja pakkaamisessa sekä automaattisissa ohjausjärjestelmissä.

Keksintö liittyy tietoliikenteen alaan, nimittäin salauslaitteiden alaan ja menetelmiin elektronisen varmentamiseen. digitaalinen allekirjoitus(EDS). .

Keksintö liittyy digitaalisen signaalinkäsittelyn alaan, erityisesti datan pakkaamiseen ja videosekvenssien entropiakoodauksen parantamiseen. Tekninen tulos on entropiakoodauksen tehokkuuden lisääminen ja laskennallisen monimutkaisuuden vähentäminen. Menetelmä useista syntaktisista elementeistä koostuvan tietovirran käsittelemiseksi perustuu syntaktisten elementtien korvaamiseen, joiden arvot ovat suurella todennäköisyydellä, syntaktisilla elementeillä, joiden arvoilla on pieni todennäköisyys. Syntaktiselle elementille määritetään konteksti ja lasketaan niiden syntaktisten elementtien arvojen esiintymistodennäköisyys tietovirtamallissa, joilla on tietty konteksti. Korvaa tietovirran syntaktiset elementit, joilla on tietty konteksti, jos syntaktisen elementin arvon laskettu esiintymistodennäköisyys on tietyn kynnyksen yläpuolella, syntaktisilla elementeillä, joiden arvoilla on pieni todennäköisyys. 3 n. ja 10 palkkaa f-ly, 4 kpl, 2 pöytää.

Keksintö liittyy viestintätekniikkaan ja on tarkoitettu informaatio-akustisten signaalien spektrin mittaamiseen. Tekninen tulos - tieto-akustisten signaalien spektrin mittaustarkkuuden lisääminen, laajentaminen toiminnallisuutta laitteita yhdistämällä hetkelliset spektriarvot tilapäisen akustisen signaalin kestoltaan säädettäviin segmentteihin. Tätä tarkoitusta varten spektrin mittausmenetelmässä käytetään diskreettiä kosinimuunnosta (DCT) nopean Fourier-muunnoksen (FFT) sijaan, mikä mahdollistaa akustisten signaalien spektrin mittauksen tarkkuuden lisäämisen nostamalla resoluutiota, vähentämällä ikkunan muunnoksen sivukeilojen taso spektrissä ja spektriamplitudin estimaattikomponenttien värähtelyn vähentäminen, ja sen avulla voit myös lyhentää niiden akustisten signaalisegmenttien kestoa, joilla hetkellinen spektri mitataan, kun taas yhden sijaan kaksi signaalia (pää- ja lisä) generoidaan, ja ylimääräinen digitaalinen akustinen signaali on ortogonaalinen pääsignaaliin nähden, ja mitatut hetkelliset spektriarvot on myös linkitetty, spektrimoduuli ja signaalin vaihetaajuusominaisuus aika-asemaan ja kestoon- tilapäisen akustisen signaalin säädettävät segmentit, joilla tämä spektri mitataan. 2 n.p. f-ly, 8 ill.

Keksintö koskee langaton kommunikaatio. Tekninen tulos on parempi melunsieto, luotettavuus ja tiedonsiirtotehokkuus, samalla kun energiankulutusta voidaan vähentää. Tätä tarkoitusta varten menetelmä sisältää: vaiheen S1, jossa isäntälaite generoi sekvenssikoodin tietyn kooderin avulla ja lähettää sarjakoodin kullekin orjalaitteelle jatkuvasti ennalta määrätyn ajanjakson ajan viestintäpyynnön mukaisesti, jolloin tietty kooderi on siirtorekisteri palautetta, suoritetaan tietylle polynomille, jonka järjestys ja kertoimet liittyvät yhteyspyyntöön, kun taas kaikki kertoimet ja alkuarvot eivät ole yhtä suuria kuin 0 samanaikaisesti; ennalta määrätty aikajakso on suurempi tai yhtä suuri kuin unijakson ja orja-ilmaisujakson summa, muodostaen uni- ja heräämisjakson; vaihe S2, jossa orjalaite vastaanottaa jatkuvan osan sekvenssikoodista ilmaisujakson aikana, dekoodaa sekvenssikoodin kooderia vastaavalla dekooderilla ja suorittaa vastaavan toimenpiteen dekoodaustuloksen mukaisesti. 2 n. ja 10 palkkaa f-ly, 5 sairas.

Keksintö liittyy viestintätekniikkaan ja on tarkoitettu signaalien koodaamiseen ja dekoodaamiseen. Tekninen tulos on signaalin koodauksen ja dekoodauksen tarkkuuden lisääntyminen. Signaalin koodausmenetelmä sisältää taajuustason signaalin hankkimisen tulosignaalin mukaisesti; allokoidaan ennalta määrätyt bitit taajuustason signaalille ennalta määrätyn allokointisäännön mukaisesti; säädetään bittien allokointia taajuustason signaalille, kun taajuustason signaalin, jolle bitit on allokoitu, suurin taajuus ylittää ennalta määrätyn arvon; ja koodataan taajuustason signaali bittien allokoinnin mukaisesti taajuustason signaalille. 4 n. ja 16 palkkaa f-ly, 9 ill.

Keksintö liittyy tietoliikenteen alaan ja sen tarkoituksena on suojata lähetettyä salaista tietoa. Tekninen tulos on salatun tiedon korkea turvallisuustaso. Menetelmä tiedon salaamiseksi, mukaan lukien heksadesimaalilukujärjestelmän merkkien ja niiden vastineiden vastaavuustaulukon muodostaminen avaruudessa (00; FF), uuden vastaavuustaulukon generointi alkuperäistä taulukkoa vaihtamalla, alkuperäisen taulukon siirtäminen, ts. osumien merkkijonoa siirretään määritetyllä määrällä merkkejä, koodaamalla alkuperäiset tiedot ja pakkaamalla ne haluttuun tilavuuteen käyttämällä vastaavaa Unicode-koodaustaulukkoa. 2 pöytää

Keksintö liittyy koodaukseen/dekoodaukseen digitaalinen signaali, joka koostuu peräkkäisistä näytelohkoista. Tekninen tulos on parantaa koodatun äänen laatua. Koodaukseen kuuluu painotusikkunan soveltaminen kahteen M peräkkäisen näytteen lohkoon. Erityisesti tällainen painotusikkuna on epäsymmetrinen ja sisältää neljä erillistä osaa, jotka ulottuvat peräkkäin kahden edellä mainitun lohkon yli, jolloin ensimmäinen osa kasvaa ensimmäisen aikavälin aikana, toisella osuudella on vakio painotusarvo toisen aikavälin aikana, kolmannella Kolmannella aikavälillä ja neljännellä osalla on vakiopainotusarvo neljännen aikavälin aikana. 6 n. ja 11 palkkaa f-ly, 10 sairas.

Keksintö liittyy alaan digitaalinen käsittely signaaleja, erityisesti digitaalisten videokuvien koodaus-dekoodausmenetelmiin. Tekninen tulos on videokuvien pakkaussuhteen kasvu ja dekoodatun kuvan laatu heikkenee hieman verrattuna kuviin, joilla on korkeataajuinen signaalispektri. Ehdotetaan menetelmää digitaalisten videokuvien koodaus-dekoodaamiseksi. Menetelmän mukaan koodausprosessin aikana aallokemuunnoksen matalataajuiseen komponenttiin lisätään rivi riviltä ylimääräinen korkeataajuinen komponentti alkuperäisen funktion tasoittamiseksi, jota käytetään koodaukseen, mutta joka vaimenee dekoodauspuolella. käyttämällä alipäästösuodatinta. Lisäksi koodaus toteutetaan käyttämällä toiminnallisuutta, jolla on kaksi tavoitetta, tiedon pakkaussuhteen lisääminen ja dekoodatun kuvan laadun ylläpitäminen, ja dekooderin suodattimen ominaisuudet otetaan huomioon kommunikaatiorajoituksena koodausvaiheessa. 8 kpl, 3 pöytää.

Keksintö liittyy langattoman viestintätekniikan alaan. Tekninen tulos on parantaa viestinnän laatua vaimentamalla signaalivirtojen välisiä peräkkäisiä häiriöitä. Esikoodausmenetelmä sisältää: esikoodauksen esikäsittelyn suorittamisen lähetettävälle signaalille, jolloin esikäsittely aiheuttaa lähetettävän signaalin tehon kasvun; valitaan tehonrajoitusalgoritmi valintasäännön mukaisesti; suoritetaan tehonrajoitustoiminto esikäsitellylle signaalille valitun tehonrajoitusalgoritmin mukaisesti; ja generoidaan esikoodattu signaali tehorajoitetun signaalin mukaisesti. Esillä olevan keksinnön eräs suoritusmuoto esittää lisäksi lähetyslaitteen, vastaanottolaitteen ja esikoodausjärjestelmän. Esillä olevassa keksinnössä tehonrajoitustoiminnon haitallista vaikutusta signaalin lähetykseen voidaan vähentää niin paljon kuin mahdollista, kun taas lähetystehoa rajoitetaan käyttämällä tehonrajoitustoimintoa. 5 n. ja 12 palkkaa f-ly, 8 ill.

Esillä oleva keksintö liittyy koodauksen ja dekoodauksen alaan ja on tarkoitettu taajuusverhokäyrävektoreiden kvantisoimiseen. Tekninen tulos on taajuusverhokäyrävektorien kvantisoinnin tehokkuuden kasvu. Menetelmä sisältää: jaetaan N taajuusverhokäyrää yhdessä kehyksessä Nl-vektoriin, joissa jokainen vektori N1-vektorissa sisältää M taajuusverhokäyrää; kvantisoidaan ensimmäinen vektori Nl-vektoriksi käyttämällä ensimmäistä koodikirjaa kvantisoitua ensimmäistä vektoria vastaavan koodisanan saamiseksi, jolloin mainittu ensimmäinen koodikirja on jaettu 2B1-osaan; määritetään kvantisoitua ensimmäistä vektoria vastaavan koodisanan mukaisesti, että kvantisoitu ensimmäinen vektori liittyy mainitun ensimmäisen koodikirjan 2B1-osien i:teen osaan; määritetään toinen koodikirja i:nnen osan koodikirjan mukaisesti; ja kvantisoidaan toinen vektori Nl-vektoriksi mainitun toisen koodikirjan perusteella. Esillä olevan keksinnön suoritusmuodoissa taajuusverhokäyrät on jaettu useisiin vektoreihin, joilla on pienempi ulottuvuus siten, että vektorikvantisointi voidaan suorittaa taajuusverhokäyrävektoreille käyttämällä koodikirjaa, jossa on vähemmän bittejä. 2 n. ja 6 palkkaa f-ly, 3 sairas.

Keksintöryhmä liittyy koodauksen alaan. Teknisenä tuloksena on tiedon pakkaamisen tehostaminen. Menetelmä tulodatan (D1) koodaamiseksi sisältää olennaisesti toistuvien datalohkojen ja/tai datapakettien määrittämisen ainakin yhteen syöttödatafragmenteista (D1), jolloin datalohkot ja/tai datapaketit sisältävät vastaavan joukon elementtejä, joissa elementit sisältävät useita bittejä; määritetään, ovatko olennaisesti toistuvien datalohkojen ja/tai datapakettien elementit vakioita, ja/tai määritetään, että olennaisesti toistuvien datalohkojen ja/tai datapakettien elementit muuttuvat; koodataan muuttumattomat elementit koodatuksi dataksi (E2) käyttäen vähintään yhtä vastaavaa symbolia tai vähintään yhtä vastaavaa bittiä, joka ilmaisee, ettei muuttumattomissa elementeissä ole tapahtunut muutosta verrattuna niiden vastaaviin elementteihin vertailudatalohkossa ja/tai datapaketissa; ja koodataan muutetut elementit koodatuksi dataksi (E2). 6 n. ja 28 palkkaa f-ly, 8 ill.

Keksintö koskee salauksenpurkulaitteita. Tekninen tulos on tiedon muunnoslaitteiden suorituskyvyn lisääminen keksinnöllisen dekooderin avulla. Laitteen ensimmäinen looginen tulo on kytketty kolmannen virtapeilin tuloon, laitteen toinen looginen tulo on kytketty ensimmäisen virtapeilin tuloon, ensimmäisen virtapeilin ensimmäinen virtalähtö on kytketty yhdistettyyn virtapeilin tuloon. toisen ja viidennen lähtötransistorin emitterit ja apureferenssivirtalähteen kautta on kytketty toiseen tehonsyöttöväylään, ensimmäisen virtapeilin toinen virtalähtö on kytketty ensimmäisen ja neljännen lähtötransistorin yhdistettyihin emitteriin ja kytketty Kolmannen virtapeilin ensimmäinen virtalähtö, toisen lähtötransistorin kollektori on kytketty toisen virtapeilin tuloon, jonka virtalähtö on kytketty kolmannen ja kuudennen lähtötransistorin yhdistettyihin emitteriin ja on kytketty Kolmannen virtapeilin toinen virtalähtö ja viidennen lähtötransistorin kollektori on kytketty toiseen tehonsyöttöväylään. 3 palkkaa f-ly, 5 sairas.