واحدهای عملکردی منطق ترکیبی رمزگشاها تکلیف برای کار

رسیور K155 ID3, K1533ID1
ریز مدار یک رمزگشای دودویی اعشاری با 15 خروجی است.

نتیجه گیری 23، 22، 21 20 - اطلاعاتی. از آنها برای بدست آوردن یک کد باینری با وزن بیت به ترتیب 1، 2، 4، 8 استفاده می شود. هنگام دریافت یک کد، ریز مدار یک "0" منطقی را در خروجی اعشاری مربوط به کد تنظیم می کند (پین های 1-17). در تمام خروجی های دیگر در این زمان یک "1" وجود دارد.

همه موارد فوق فقط در صورتی درست است که یک "0" در ورودی های S وجود داشته باشد (پین های 18، 19)، که از طریق "AND" متصل شده اند. اگر "1" روی هر یک از پین ها ظاهر شود، تمام خروجی های رمزگشا بدون توجه به کد ورودی روی "1" تنظیم می شود. بنابراین، با استفاده از ورودی های S و تنها یک اینورتر، به راحتی می توان عمق بیت رمزگشا را به 32 افزایش داد:

اینورتر دیگر عمق بیت را به 64 افزایش می دهد:

اگر برای تعداد بیشتری بیت نیاز به رمزگشا دارید، بهتر است از همان ID3 (در نمودار زیر - DD1) به عنوان وسیله ای برای انتخاب ریز مدارها به جای اینورتر استفاده کنید.

بسته به چهار بیت مهم کد، یک رمزگشا را فعال می کند و یک خط بایت کامل را سازماندهی می کند (8 ورودی باینری، 256 خروجی اعشاری).

——————————————-

رسیور K155ID4, K555ID4, KR1533ID4
ریز مدار شامل دو رسیور BCD یکسان با دو ورودی (کد باینری با وزن 1-2) و چهار خروجی (کد اعشاری 0-3) هر کدام است. ورودی های باینری آدرس پذیر رسیورها به صورت موازی به هم متصل می شوند (پایه های 3، 13 میکرو مدار).

هر رمزگشا دارای ورودی های گیت مخصوص به خود است. در مدار رمزگشای بالایی، ورودی های گیت از طریق "AND" متصل می شوند، هدف آنها شبیه به تراشه ID3 است - منطقی "0" در هر دو ورودی اجازه رمزگشایی را می دهد، "1" در هر یک از آنها همه خروجی های رمزگشا را به "1" تبدیل می کند. . رمزگشای پایین مدار دارای ورودی های بارق است که از طریق "AND" وصل شده اند، اما با وارونگی یکی از آنها. بنابراین، در صورت وجود سیگنال های "1" و "0" در ورودی های بارق، رمزگشایی رخ می دهد. این سازمان به شما این امکان را می دهد که بدون استفاده از عناصر اضافی، یک رمزگشا برای 8 فقط در یک مورد بسازید:

مشابه تراشه ID3، افزایش عمق بیت در رمزگشاها بر اساس تراشه های ID4 آسان است:

در صورت لزوم می توان تعداد خروجی های ID4 را به 10 عدد افزایش داد و با استفاده از منطق ساده به یک رمزگشای باینری-اعشاری ناقص با 4 ورودی و 10 خروجی تبدیل کرد:

پین اوت پاور پایه های TTL ریز مدارهای سری K155 (1533, 555, 133) قابل مشاهده است.

——————————————-

تراشه K555ID5
مشابه 155ID4 است با این تفاوت که خروجی های رمزگشا بر اساس مدار جمع کننده باز مونتاژ می شوند:

پین اوت پاور پایه های TTL ریز مدارهای سری K155 (1533, 555, 133) قابل مشاهده است.

——————————————-

تراشه K155ID1
رسیور جزئی BCD با 4 ورودی و 10 خروجی. ویژگی متمایزریز مدارها - سوئیچ های خروجی ولتاژ بالا با کلکتور باز. ریز مدار دارای حداقل کنترل است - 4 ورودی برای تهیه کد باینری و 10 خروجی برای نمایش کد دریافتی به صورت اعشاری (به اضافه دو خروجی برق).

ورودی توسط سطوح TTL کنترل می شود. خروجی ها را می توان بارگذاری کرد (در واقع، این همان چیزی است که ریزمدار برای آن طراحی شده است) با نشانگرهای تخلیه گاز ولتاژ بالا که با ولتاژ ثابت یا ضربانی تا 300 ولت تغذیه می شوند. هنگامی که یک کد باینری در ورودی های 3، 6 دریافت می شود. ، 7 ، 4 ، خروجی مربوط به این کد به محفظه (- منبع تغذیه) وصل می شود. تمام خروجی های دیگر در این زمان بسته هستند (مقاومت بالایی دارند - "شکستن"). اگر معادل باینری اعداد 10-15 به ورودی ارائه شود (ورودی باینری چهار بیتی این اجازه را می دهد)، آنگاه تمام خروجی های ریز مدار غیرفعال می شوند. نمودار اتصال نشانگر تخلیه گازبه تراشه 155ID1 ساده است:

کاتدهای تخلیه به خروجی های رسیور، آند مشترک از طریق مقاومت R1 (حداقل 22 کیلو اهم) به مثبت منبع تغذیه نشانگر تخلیه گاز متصل می شوند. نگاتیو این منبع به سیم برق منفی ریز مدار متصل است.

پین اوت پاور پایه های TTL ریز مدارهای سری K155 (1533, 555, 133) قابل مشاهده است.

——————————————-

تراشه K555ID6
یک رمزگشای اعشاری باینری ناقص که با استفاده از الگوریتم مشابه 155ID1 کار می کند. تنها تفاوت این است که خروجی های ID6 دارای سوئیچ های معمولی هستند که سطوح TTL "0"، "1" را تولید می کنند.

هنگام دریافت یک کد باینری، ریز مدار سطح را روی "0" در خروجی مربوطه و "1" را برای بقیه تنظیم می کند. با کد ورودی 10-15، "1" در همه خروجی ها وجود دارد.

پین اوت پاور پایه های TTL ریز مدارهای سری K155 (1533, 555, 133) قابل مشاهده است.

——————————————-

تراشه K555ID7، KR1533ID7، KR531ID7
رسیور کامل BCD با 3 ورودی و هشت خروجی. ورودی ها برای ارائه یک کد باینری سه رقمی استفاده می شوند، خروجی ها برای خروجی معادل اعشاری آن استفاده می شود (سطح فعال پایین است).

برای بارق کردن سیگنال خروجی، سه ورودی S از طریق "AND" متصل می شوند که دو تای آنها معکوس هستند. اگر در ورودی ها به ترتیب 4، 5، 6 سطح "0"، "0"، "1" وجود داشته باشد، رمزگشایی مجاز است؛ با هر ترکیب دیگر، سطح بالایی در همه خروجی های رسیور تنظیم می شود. به لطف کنترل پیشرفته گیتینگ، رمزگشاها را می توان برای افزایش عمق بیت با عناصر اضافی یا بدون عناصر اضافی ترکیب کرد. به عنوان مثال، در زیر یک مدار رمزگشای 32 بیتی با استفاده از تنها یک اینورتر اضافی نشان داده شده است.

پین اوت پاور پایه های TTL ریز مدارهای سری K155 (1533, 555, 133) قابل مشاهده است.

——————————————-

تراشه K155ID10، K555ID10
رسیور اعشاری باینری جزئی با چهار ورودی و ده خروجی.

از نظر محل قرارگیری پین ها و منطق عملکرد، مشابه ریزمدار K155ID6 است، اما خروجی های ID10 طبق مدار کلکتور باز ساخته شده اند و کلیدهای خروجی برای جریان خروجی نسبتاً زیاد طراحی شده اند. در سطح خروجی پایین، کلید رسیور سری 555 قادر است جریانی تا 24 میلی آمپر، 155 و 133 سری - تا 80 میلی آمپر را نگه دارد. هنگامی که خروجی تمام سری ها خاموش است، ولتاژ روی آن می تواند به 15 ولت برسد، که به شما امکان می دهد مستقیماً یک رله الکترومغناطیسی کم مصرف را تغذیه کنید:

پین اوت پاور پایه های TTL ریز مدارهای سری K155 (1533, 555, 133) قابل مشاهده است.

——————————————-

ریز مدار KR531ID14, KR1533ID14
دو رسیور کامل BCD با ورودی دو بیتی و خروجی اعشاری چهار بیتی هر کدام.

هنگامی که یک کد باینری دو رقمی به ورودی اعمال می شود، معادل اعشاری آن در خروجی مربوطه رسیور تنظیم می شود. ورودی هر دو رسیور مستقیم و خروجی ها معکوس هستند. علاوه بر این، هر یک از رمزگشاها با یک سیگنال جداگانه S (ورودی معکوس) دریچه ای دارند. اگر در ورودی بارق "0" وجود داشته باشد، رمزگشا کار می کند و اگر سطح بالا باشد، همه خروجی ها را به حالت "1" تغییر می دهد.

مانند همه رمزگشاها، KR1533(531)ID14 را می توان به صورت آبشاری وصل کرد تا ظرفیت بیت را افزایش دهد. شکل زیر نمودار یک رسیور ناقص با 4 ورودی و 12 خروجی را نشان می دهد که از دو محفظه KR531ID14 تشکیل شده است.

پین اوت پاور پایه های TTL ریز مدارهای سری K155 (1533, 555, 133) قابل مشاهده است.

——————————————-

دستگاه های منطقی به دو دسته ترکیبی و ترتیبی تقسیم می شوند.

دستگاه نامیده می شود ترکیبی، اگر سیگنال های خروجی آن در نقطه ای از زمان به طور منحصر به فرد توسط سیگنال های ورودی رخ داده در آن نقطه از زمان تعیین شود.

در غیر این صورت، دستگاه را ماشین حالت متوالی یا محدود (ماشین دیجیتال، ماشین با حافظه) می نامند. دستگاه های متوالی لزوماً دارای عناصر حافظه هستند. وضعیت این عناصر به تاریخچه سیگنال های ورودی بستگی دارد. سیگنال های خروجی دستگاه های سریال نه تنها توسط سیگنال های موجود در ورودی ها تعیین می شود این لحظهزمان، بلکه وضعیت عناصر حافظه. بنابراین، پاسخ یک دستگاه سریال به سیگنال های ورودی خاص به تاریخچه عملکرد آن بستگی دارد.

در میان هر دو دستگاه ترکیبی و ترتیبی، پرکاربردترین آنها در عمل، نمونه های معمولی هستند.

رمزگذارها

رمزگذار یک دستگاه ترکیبی است که اعداد اعشاری را به یک سیستم اعداد باینری تبدیل می کند و به هر ورودی می توان یک عدد اعشاری اختصاص داد و مجموعه ای از سیگنال های منطقی خروجی مربوط به یک کد باینری خاص است. رمزگذار گاهی اوقات "کدگذار" نامیده می شود (از رمزگذار انگلیسی) و به عنوان مثال برای تبدیل اعداد اعشاری تایپ شده روی صفحه کلید یک صفحه کنترل دکمه ای به اعداد باینری استفاده می شود.

اگر تعداد ورودی‌ها آنقدر زیاد باشد که رمزگذار از تمام ترکیب‌های ممکن سیگنال‌های خروجی استفاده کند، آن‌گاه به چنین رمزگذاری کامل، اگر نه همه، ناقص گفته می‌شود. تعداد ورودی ها و خروجی ها در یک رمزگذار کامل با رابطه n = 2 m مرتبط است که n تعداد ورودی ها و m تعداد خروجی ها است.

بنابراین، برای تبدیل یک کد صفحه کلید به یک عدد باینری چهار رقمی، تنها کافی است از 10 ورودی استفاده کنید، در حالی که عدد کامل ورودی های ممکنبرابر با 16 خواهد بود (n = 2 4 = 16)، بنابراین رمزگذار 10x4 (از 10 تا 4) ناقص خواهد بود.

بیایید مثالی از ساخت یک رمزگذار برای تبدیل یک کد واحد ده بیتی (اعداد اعشاری از 0 تا 9) به کد باینری در نظر بگیریم. فرض بر این است که سیگنال مربوط به یک سیگنال منطقی در هر زمان معین فقط به یک ورودی عرضه می شود. سمبلچنین رمزگذار و جدول مطابقت کد در شکل نشان داده شده است. 3.35.

با استفاده از این جدول مطابقت، عبارات منطقی را می نویسیم، از جمله در مجموع منطقی آن دسته از متغیرهای ورودی که با واحد برخی از متغیرهای خروجی مطابقت دارند. بنابراین، در خروجی 1 یک "1" منطقی خواهد داشت وقتی که "1" منطقی در ورودی X 1، یا X 3، یا X 5، یا X 7، یا X 9 باشد، یعنی y 1 = X 1 + X 3 + X 5 + X 7 + X 9

به طور مشابه y 2 = X 2 + X 3 + X 6 + X 7 y 3 = X 4 + X 5 + X 6 + X 7 y 4 = X 8 + X 9 را دریافت می کنیم

بیایید در شکل تصور کنیم. 3.36 نمودار چنین رمزگذار با استفاده از عناصر OR.
در عمل اغلب از رمزگذار اولویت استفاده می شود. در چنین رمزگذارهایی، کد عدد باینری مربوط به بیشترین تعداد ورودی است که سیگنال "1" به آن اعمال می شود، یعنی سیگنال ها را می توان در چندین ورودی به رمزگذار اولویت ارسال کرد و کد عدد را تنظیم می کند. مربوط به بالاترین ورودی در خروجی است.

اجازه دهید به عنوان مثال (شکل 3.37) یک رمزگذار اولویت (انکودر اولویت) K555IVZ از سری ریزمدارهای K555 (TTLSh) را در نظر بگیریم.

انکودر دارای 9 ورودی معکوس است که PR l، ...، PR 9 تعیین شده است. مخفف PR مخفف اولویت است. انکودر دارای چهار خروجی معکوس B l, ..., B 8 است. مخفف B مخفف "bus" است. اعداد مقدار سطح فعال (صفر) را در بیت مربوطه از عدد باینری تعیین می کنند. به عنوان مثال، B 8 به این معنی است که یک صفر در این خروجی با عدد 8 مطابقت دارد. بدیهی است که این یک رمزگذار ناقص است.

اگر همه ورودی ها یک منطقی باشند، تمام خروجی ها نیز یک منطقی هستند که با عدد 0 در کد معکوس (1111) مطابقت دارد. اگر حداقل یک ورودی صفر منطقی داشته باشد، وضعیت سیگنال‌های خروجی با بیشترین عدد ورودی که صفر منطقی در آن وجود دارد تعیین می‌شود و به سیگنال‌های ورودی‌هایی که عدد کمتری دارند، بستگی ندارد.

به عنوان مثال، اگر ورودی PR 1 یک صفر منطقی باشد، و همه ورودی های دیگر یک منطقی باشند، خروجی ها دارای سیگنال های زیر هستند: V 1 − 0، V 2 − 1، V 4 − 1، V 8 − 1، که مطابقت دارد. به عدد 1 در کد معکوس (1110).

اگر ورودی PR 9 منطقی صفر باشد، بدون توجه به سایر سیگنال های ورودی، سیگنال های زیر در خروجی ها موجود است: V 1 − 0، V 2 − 1، V 4 − 1، V 8 − 0، که مربوط به شماره 9 در کد معکوس (0110) .

هدف اصلی رمزگذار تبدیل شماره منبع سیگنال به یک کد (مثلاً تعداد دکمه فشرده شده روی یک صفحه کلید خاص) است.

رمزگشاها

به آن دستگاه ترکیبی می گویند، که یک کد باینری n بیتی را به یک سیگنال منطقی تبدیل می کند که در خروجی ظاهر می شود که عدد اعشاری آن با کد باینری مطابقت دارد. تعداد ورودی ها و خروجی ها در رمزگشای به اصطلاح کامل با رابطه m= 2 n مرتبط است که n تعداد ورودی ها و m تعداد خروجی ها است. اگر رمزگشا از تعداد ناقص خروجی استفاده کند، چنین رمزگشایی ناقص نامیده می شود. بنابراین، به عنوان مثال، رمزگشایی که دارای 4 ورودی و 16 خروجی باشد، کامل می شود، اما اگر تنها 10 خروجی وجود داشته باشد، ناقص خواهد بود.

به عنوان مثال، اجازه دهید به رمزگشای K555ID6 سری K555 بپردازیم (شکل 3.38).

رسیور دارای 4 ورودی مستقیم است که A 1، ...، A 8 نامگذاری شده اند. مخفف A مخفف "آدرس" (از آدرس انگلیسی) است. به این ورودی ها، ورودی آدرس می گویند. اعداد مقادیر سطح فعال (یک) را در رقم مربوطه عدد باینری تعیین می کنند. رسیور دارای 10 خروجی معکوس Y 0, ..., Y 9 می باشد. ارقام عدد اعشاری مربوط به عدد باینری داده شده را در ورودی ها تعریف می کنند. بدیهی است که این رمزگشا ناقص است.

مقدار سطح فعال (صفر) خروجی است که عدد آن برابر با عدد اعشاری تعیین شده توسط عدد باینری در ورودی است. به عنوان مثال، اگر همه ورودی ها صفرهای منطقی باشند، خروجی Y 0 صفر منطقی است و خروجی های باقی مانده یک منطقی است. اگر در ورودی A 2 یک منطقی وجود دارد و در ورودی های دیگر یک صفر منطقی وجود دارد، در خروجی Y 2 یک صفر منطقی و در سایر خروجی ها یک منطقی وجود دارد. اگر ورودی یک عدد باینری بزرگتر از 9 باشد (به عنوان مثال، همه ورودی ها یک هستند که با عدد باینری 1111 و عدد اعشاری 15 مطابقت دارد)، پس همه خروجی ها یک منطقی هستند.

رمزگشا یکی از ابزارهای منطقی پرکاربرد است. برای ساخت دستگاه های ترکیبی مختلف استفاده می شود.

رمزگذارها و رمزگشاهای در نظر گرفته شده نمونه هایی از ساده ترین مبدل های کد هستند.

مبدل کد

به طور کلی، آنها دستگاه هایی هستند که برای تبدیل یک کد به کد دیگر طراحی شده اند و اغلب تبدیل کدهای غیر استاندارد را انجام می دهند. مبدل کد توسط X/Y مشخص شده است.

بیایید ویژگی های پیاده سازی مبدل را با استفاده از مثال مبدل کد سه عنصری به پنج عنصری در نظر بگیریم. بیایید فرض کنیم که لازم است جدول مطابقت کد نشان داده شده در شکل را پیاده سازی کنیم. 3.39.

در اینجا N عدد اعشاری مربوط به کد باینری ورودی را نشان می دهد. مبدل های کد اغلب یک مدار رمزگشا - رمزگذار ایجاد می کنند. رمزگشا کد ورودی را به تعدادی اعداد اعشاری تبدیل می کند و سپس رمزگذار کد خروجی را تولید می کند. نمودار مبدل ایجاد شده بر اساس این اصل در شکل نشان داده شده است. 3.40، که در آن از رمزگذار دیود ماتریسی استفاده می شود. اصل کار چنین مبدل بسیار ساده است. به عنوان مثال، وقتی همه ورودی‌های رمزگشا «O» منطقی هستند، یک «1» منطقی در خروجی 0 آن ظاهر می‌شود که منجر به ظاهر شدن «1» در خروجی‌های 4 و 5، یعنی خط اول کد می‌شود. جدول مکاتبات پیاده سازی شده است.


صنعت تولید می کند تعداد زیادی رمزگذار، رمزگشاو مبدل های کد مانند رمزگشای 4×16 با بارق (K555IDZ)، مبدل کد برای کنترل ماتریس LED 7×5 (K155ID8)، مبدل کد برای کنترل نشانگر مقیاس (K155ID15) و غیره.

رمزگشاها به شما امکان می دهند یک نوع کد باینری را به دیگری تبدیل کنید. برای مثال، باینری موقعیتی را به هشتی خطی یا هگزادسیمال تبدیل کنید. تبدیل طبق قوانین شرح داده شده در جداول حقیقت انجام می شود، بنابراین ساخت رمزگشاها دشوار نیست. برای ساخت رمزگشا می توانید از قوانین استفاده کنید.

رمزگشا اعشاری

بیایید نمونه ای از توسعه مدار رمزگشا از کد دودویی به اعشاری را در نظر بگیریم. کد اعشاری معمولاً به صورت یک بیت در هر رقم اعشاری نشان داده می شود. در یک کد اعشاری ده رقم وجود دارد، بنابراین ده خروجی رمزگشا برای نمایش یک رقم اعشار مورد نیاز است. سیگنال این پین ها را می توان به آن اعمال کرد. در ساده ترین حالت می توانید به سادگی رقم نمایش داده شده را در بالای LED امضا کنید.جدول صدق رسیور اعشاری در جدول 1 نشان داده شده است.

میز 1.جدول صدق رسیور اعشاری.

ورودی ها				خارج می شود
8	4	2	1	0	1	2	3	4	5	6	7	8	9
0	0	0	0	1	0	0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0	0	0	0	0	0	0
0	0	1	1	0	0	0	1	0	0	0	0	0	0
0	1	0	0	0	0	0	0	1	0	0	0	0	0
0	1	0	1	0	0	0	0	0	1	0	0	0	0
0	1	1	0	0	0	0	0	0	0	1	0	0	0
0	1	1	1	0	0	0	0	0	0	0	1	0	0
1	0	0	0	0	0	0	0	0	0	0	0	1	0
1	0	0	1	0	0	0	0	0	0	0	0	0	1

تراشه های رسیور در نمودارهای مدار در شکل 2 نشان داده شده اند. مدارکه در شکل 1 نشان داده شده است.

شکل 2. تعیین گرافیکی رمزگشای اعشاری باینری

دقیقاً به همین ترتیب، می توانید نمودار مداری را برای هر رسیور دیگر (رمزگشا) دریافت کنید. رایج‌ترین طرح‌ها رمزگشاهای هشت‌گانه و هگزادسیمال هستند. چنین رسیورهایی در حال حاضر عملاً برای نمایش استفاده نمی شوند. اساساً چنین رمزگشاها به عنوان اجزای ماژول های دیجیتال پیچیده تر استفاده می شوند.

رسیور هفت بخش

اغلب برای نمایش ارقام اعشاری و هگزادسیمال استفاده می شود. تصویر نشانگر هفت بخشو نام قطعات آن در شکل 3 نشان داده شده است.

شکل 3. تصویر یک نشانگر هفت بخش و نام بخش های آن

برای نمایش عدد 0 در چنین نشانگری، کافی است بخش های a، b، c، d، e، f را روشن کنید. برای نمایش عدد "1"، بخش های b و c روشن می شوند. دقیقاً به همین ترتیب، می توانید تصاویری از سایر ارقام اعشاری یا هگزادسیمال بدست آورید. تمام ترکیبات این گونه تصاویر را کد هفت بخش می نامند.

بیایید یک جدول حقیقت برای رمزگشا ایجاد کنیم که به شما امکان می دهد یک کد باینری را به یک کد هفت بخش تبدیل کنید. بگذارید قطعات با پتانسیل صفر مشتعل شوند. سپس جدول صدق رسیور هفت قطعه ای شکل نشان داده شده در جدول 2 را به خود می گیرد. مقدار خاص سیگنال ها در خروجی رسیور به خروجی ریز مدار بستگی دارد. ما بعداً در فصل نمایش به این نمودارها نگاه خواهیم کرد انواع مختلفاطلاعات

جدول 2. جدول حقیقت رمزگشای هفت قطعه

ورودی ها				خارج می شود
8	4	2	1	آ	ب	ج	د	ه	f	g
0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	1	0	0	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0
0	0	1	1	0	0	0	0	1	1	0
0	1	0	0	1	0	0	1	1	0	0
0	1	0	1	0	1	0	0	1	0	0
0	1	1	0	0	1	0	0	0	0	0
0	1	1	1	0	0	0	1	1	1	1
1	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0	1	0	0

مطابق با اصول ساخت یک جدول صدق دلخواه از یک جدول صدق دلخواه، یک نمودار شماتیک از یک رمزگشای هفت قطعه ای بدست می آوریم که جدول صدق ارائه شده در جدول 2 را پیاده سازی می کند. این بار به طور مفصل روند توسعه را شرح نمی دهیم. مدار نمودار مدار حاصل از رسیور هفت قطعه ای در شکل 4 نشان داده شده است.

صاحبان پتنت RU 2559705:

این اختراع مربوط به حوزه فناوری کامپیوتر، اتوماسیون است و می تواند در انواع ساختارهای دیجیتال و سیستم های کنترل اتوماتیک، انتقال اطلاعات و غیره استفاده شود.

در سیستم های محاسباتی و کنترلی مختلف، رمزگشاها به طور گسترده ای مورد استفاده قرار می گیرند، که بر اساس منطق ترانزیستور-ترانزیستور و منطق جفت امیتر اجرا می شوند، مطابق با قوانین جبر بولی عمل می کنند و دارای دو حالت منطقی خروجی "0" و "1" هستند که مشخصه های آن عبارتند از: پتانسیل های کم و زیاد معماری رمزگشای کلاسیک در مقالات و کتاب ها منتشر شده است و میکرو مدارها به صورت تجاری تولید شده اند.

اشکال قابل توجه رمزگشاهای این کلاس این است که عناصر منطقی آن با استفاده از سیگنال های باینری بالقوه، ساختاری چند لایه دارند که استفاده از آن در فرآیندهای مدرن فناوری ولتاژ پایین و همچنین غیرخطی بودن حالت های عملیاتی غیرممکن یا بی اثر است. از عناصر و بحرانی بودن پارامترهای ساختار عناصر منطقی و سیگنال های ورودی. در نهایت، این منجر به کاهش عملکرد رمزگشاهای شناخته شده می شود.

به عنوان دستگاه های پردازش اطلاعات دیجیتالآبشارهای ترانزیستور برای تبدیل متغیرهای منطقی ورودی (جریان ها) نیز استفاده می شود که بر اساس آینه های جریانی اجرا می شود که عملکرد پردازش منطقی متغیرهای جریان ورودی را اجرا می کند.

یک اشکال قابل توجه مدارهای شناخته شده این کلاس این است که آنها عملکرد تبدیل دو سیگنال جریان ورودی را که دارای چهار حالت "00"، "01"، "10"، "11" به چهار سیگنال جریان خروجی هستند، اجرا نمی کنند. . این اجازه نمی دهد که بر اساس آن یک پایه کامل برای ابزارهای پردازش سیگنال با متغیرهای فعلی ایجاد شود که بر اساس اصول جبر خطی عمل می کنند.

در آثار و همچنین در مونوگراف های نویسنده همکار این برنامه نشان داده شده است که جبر بولی یک مورد خاص از یک جبر خطی عمومی تر است که اجرای عملی آن در ساختار دستگاه های محاسباتی و اتوماسیون منطقی نسل جدید مستلزم ایجاد یک پایه عنصر ویژه است که بر اساس منطق با سیگنال های نمایش داخلی دو ارزشی و چند ارزشی پیاده سازی شده است که در آن معادل یک سیگنال منطقی استاندارد یک کوانتوم فعلی I 0 است. دستگاه ادعا شده "2 در 4 رسیور" متعلق به این نوع دستگاه های منطقی است و با سیگنال های جریان ورودی کار می کند و سیگنال جریان خروجی تولید می کند.

نزدیکترین نمونه اولیه دستگاه ادعا شده، دستگاه منطقی «رمزگشا 2 در 4» است که در پتنت 5742154 ایالات متحده ارائه شده است که شامل 1 و 2 ورودی منطقی اول دستگاه، 3 اول، 4 دوم، 5 سوم، چهارم 6 خروجی منطقی جریان دستگاه، 7 ترانزیستور اول، 8 دوم و سوم 9 ترانزیستور خروجی که پایه های آنها با هم ترکیب شده و به منبع ولتاژ 10 بایاس اول، ترانزیستورهای 11 چهارم، 12 پنجم و 13 خروجی ششم متصل شده اند. یک نوع رسانایی متفاوت که پایه های آن ترکیب شده و به منبع ولتاژ 14 بایاس دوم متصل شده است، امیتر ترانزیستور 7 خروجی اول متصل به امیتر ترانزیستور 11 خروجی چهارم، امیتر ترانزیستور 8 خروجی دوم است. متصل به امیتر ترانزیستور 12 خروجی پنجم، امیتر ترانزیستور 9 خروجی سوم به امیتر ترانزیستور 13 خروجی ششم، 3 خروجی منطقی جریان اول دستگاه به کلکتور 7 خروجی اول متصل است. ترانزیستور، 4 دوم خروجی منطقی جریان دستگاه به کلکتور 9 ترانزیستور خروجی سوم، کلکتور ترانزیستور 11 خروجی چهارم به خروجی منطقی 5 جریان سوم دستگاه، کلکتور ترانزیستور ششم متصل است. ترانزیستور 13 خروجی به خروجی منطقی 6 جریان چهارم دستگاه وصل می شود، 15 آینه اول و 16 آینه جریان دوم با باس منبع تغذیه 17 اول، آینه سوم 18 جریان با باس منبع تغذیه 19 دوم مطابقت دارد، یک آینه کمکی منبع فعلی مرجع 20.

هدف اصلی اختراع پیشنهادی ایجاد است عنصر منطقکه رمزگشایی حالت دو متغیر منطقی ورودی و تشکیل چهار سیگنال خروجی به شکل جریان را فراهم می کند. در نهایت، این امکان افزایش عملکرد دستگاه‌های تبدیل اطلاعات شناخته شده را با استفاده از رمزگشای پیشنهادی و ایجاد یک پایه اساسی از دستگاه‌های محاسباتی که بر اساس اصول جبر خطی چند ارزشی کار می‌کنند را ممکن می‌سازد.

مشکل با این واقعیت حل می شود که در دستگاه منطقی "رمزگشا 2 در 4" (شکل 1) که شامل 1 و 2 ورودی منطقی اول دستگاه است، 3 اول، 4 دوم، 5 سوم، چهارم 6 خروجی منطقی جریان دستگاه، 7 ترانزیستور اول، 8 دوم و سوم 9 ترانزیستور خروجی که پایه های آنها با هم ترکیب شده و به منبع ولتاژ 10 بایاس اول، ترانزیستورهای 11 چهارم، 12 پنجم و 13 خروجی ششم متصل شده اند. یک نوع رسانایی متفاوت که پایه های آن ترکیب شده و به منبع ولتاژ 14 بایاس دوم متصل شده است، امیتر ترانزیستور 7 خروجی اول به امیتر ترانزیستور چهارم خروجی AND، امیتر ترانزیستور 8 خروجی دوم متصل است. به امیتر ترانزیستور 12 خروجی پنجم وصل می شود، امیتر ترانزیستور 9 خروجی سوم به امیتر ترانزیستور 13 خروجی ششم وصل می شود، خروجی منطقی 3 جریان اول دستگاه به کلکتور 7 عدد اول وصل می شود. ترانزیستور خروجی دوم خروجی منطقی 4 جریانی دستگاه به کلکتور 9 ترانزیستور خروجی سوم وصل می شود، کلکتور ترانزیستور 11 خروجی چهارم به خروجی منطقی 5 جریان سوم دستگاه وصل می شود. ترانزیستور خروجی 13 ششم به خروجی منطقی 6 جریان چهارم دستگاه وصل می شود، آینه 15 اول و 16 جریان دوم با باس منبع تغذیه 17 اول، آینه سوم 18 جریان با باس منبع تغذیه 19 دوم مطابقت دارد. یک منبع جریان مرجع کمکی 20، عناصر و اتصالات جدید ارائه شده است - 1 ورودی منطقی اول دستگاه به ورودی آینه سوم جریان 18 وصل شده است، 2 ورودی منطقی دوم دستگاه به ورودی 15 اول متصل است. آینه جریان، خروجی 21 جریان اول آینه 15 جریان اول به امیترهای ترکیبی 8 ترانزیستور خروجی دوم و پنجم 12 ترانزیستور متصل می شود و از طریق منبع جریان مرجع کمکی 20 به باس منبع تغذیه 19 دوم، 22 دوم متصل می شود. خروجی جریان 15 آینه جریان اول به امیترهای ترکیبی 7 ترانزیستور اول و 11 ترانزیستور خروجی چهارم وصل شده و به 23 خروجی جریان اول آینه 18 جریان سوم متصل می شود، کلکتور ترانزیستور 8 خروجی دوم به ورودی متصل می شود. از آینه 16 جریان دوم که جریان خروجی آن به امیترهای ترکیبی ترانزیستورهای خروجی 9 و 13 سوم وصل می شود و به خروجی 24 جریان دوم آینه 18 جریان سوم و کلکتور 12 پنجم وصل می شود. ترانزیستور خروجی به باس منبع تغذیه 19 دوم متصل است.

یک نمودار شماتیک از یک دستگاه منطقی نمونه اولیه در شکل نشان داده شده است. 1. در شکل. شکل 2 نموداری از دستگاه ادعا شده مطابق با بند 1 ادعاها را نشان می دهد.

در شکل شکل 3 نموداری از دستگاه ادعا شده مطابق با بند 2، بند 3، بند 4 ادعاها را نشان می دهد.

در شکل 4 یک نمودار شماتیک از شکل را نشان می دهد. 3 در محیط مدل سازی کامپیوتر MS9 با اجرای خاص واحدهای عملکردی اصلی (آینه های فعلی، منابع جریان مرجع).

در شکل شکل 5 نتایج شبیه سازی کامپیوتری مدار شکل 1 را نشان می دهد. 4.

دستگاه منطقی "رمزگشا 2 در 4" شکل. 2 شامل 1 و 2 ورودی منطقی اول دستگاه، 3 اول، دوم 4، سوم 5، چهارم 6 خروجی منطقی جریان دستگاه، 7 ترانزیستور اول، 8 دوم و 9 خروجی سوم که پایه های آنها عبارتند از ترکیب شده و به منبع ولتاژ 10 بایاس اول، ترانزیستورهای 11، پنجم 12 و ششم خروجی با نوع رسانایی متفاوت، که پایه های آنها ترکیب شده و به منبع ولتاژ 14 بایاس دوم، امیتر اولی متصل شده است، متصل شده است. ترانزیستور 7 خروجی به امیتر ترانزیستور 11 خروجی چهارم، امیتر ترانزیستور 8 خروجی دوم به امیتر ترانزیستور ترانزیستور 12 خروجی پنجم، امیتر ترانزیستور 9 خروجی سوم به امیتر وصل می شود. ترانزیستور 13 خروجی ششم، 3 خروجی منطقی جریان اول دستگاه به کلکتور 7 ترانزیستور خروجی اول وصل می شود، خروجی منطقی 4 جریان دوم دستگاه به کلکتور ترانزیستور 9 خروجی سوم، کلکتور متصل می شود. از ترانزیستور 11 خروجی چهارم به خروجی منطقی 5 جریان سوم دستگاه وصل می شود، کلکتور ترانزیستور 13 خروجی ششم به خروجی منطقی 6 جریان چهارم دستگاه وصل می شود، آینه 15 جریان اول و 16 جریان دوم مطابقت دارند. با باس منبع تغذیه 17 اول، آینه سوم 18 جریان با باس منبع تغذیه 19 دوم، منبع جریان مرجع کمکی 20 مطابقت دارد. 1 ورودی منطقی اول دستگاه به ورودی سومین آینه 18 جریان وصل می شود. 2 ورودی منطقی دوم دستگاه به ورودی آینه 15 جریان اول و 21 خروجی جریان اول آینه 15 جریان اول به امیترهای ترکیبی ترانزیستورهای 8 و 12 خروجی پنجم و از طریق یک مرجع کمکی متصل می شود. منبع جریان 20 به باس منبع تغذیه 19 دوم وصل می شود، خروجی جریان 22 دوم آینه 15 جریان اول به امیترهای ترکیبی 7 ترانزیستور خروجی اول و 11 چهارم وصل می شود و به 23 خروجی جریان اول سوم متصل می شود. آینه 18 جریان، کلکتور 8 دوم ترانزیستور خروجی به ورودی آینه 16 جریان دوم متصل می شود که جریان خروجی آن به امیترهای ترکیبی ترانزیستورهای 9 و 13 خروجی سوم وصل می شود و به خروجی دوم 24 جریان سومین آینه 18 جریان و کلکتور ترانزیستور 12 خروجی پنجم به باس منبع تغذیه 19 دوم متصل است.

در شکل 3 مطابق بند 2 ادعاها، اولین ورودی منطقی 1 دستگاه از طریق اولین مرحله وارونه اضافی به ورودی سومین آینه 18 جریانی متصل می شود که به صورت 26 آینه جریان اضافی ساخته شده است، مطابق با اولین اتوبوس 17 منبع برق.

در شکل مطابق بند 3 ادعاها، کلکتور ترانزیستور 11 خروجی چهارم از طریق یک مرحله معکوس اضافی دوم به خروجی منطقی 5 جریان سوم دستگاه متصل می شود، که به صورت آینه دوم 27 جریان اضافی ساخته شده است. با اتوبوس منبع تغذیه 19 دوم.

علاوه بر این، در شکل. مطابق با بند 4 ادعا، کلکتور ترانزیستور خروجی 13 ششم از طریق سومین مرحله وارونه اضافی به چهارمین خروجی منطقی 6 جریان دستگاه متصل می شود که به شکل آینه سوم 28 جریان اضافی ساخته شده است. با باس 19 دوم منبع برق.

اجازه دهید عملکرد مدار رمزگشای پیشنهادی را با ورودی ها و خروجی های جریان در نظر بگیریم (شکل 1). 2.

رمزگشا 2 تا 4 عملکردهای شناخته شده ای را اجرا می کند:

که در آن A 0، A ¯ 0 سیگنال های مستقیم و معکوس در ورودی 1 دستگاه شکل 1 هستند. 2،

A 1 , A ¯ 1 - سیگنال های مستقیم و معکوس در ورودی 2 دستگاه شکل. 2.

یکی از ویژگی های اجرای آنها در جبر خطی استفاده از عملیات تفاضل کوتاه برای این منظور است:

که جدول صدق آن در زیر آورده شده است

از جدول بر می آید که از چهار ترکیب ممکن از مقادیر متغیرهای ورودی، یک مقدار منفرد از تابع تنها با یک ترکیب مربوط به شرط A 0 > A 1 مطابقت دارد. با تعیین متغیرهای ورودی مستقیم و معکوس در جدول صدق، می توان یک مقدار تابع منفرد مطابق با هر یک از ترکیبات ممکن از مقادیر متغیر ورودی به دست آورد.

اعمال این عملیات به نمایش زیر از عملکردهای منطقی رمزگشا منجر می شود:

اجرای این عملیات به شرح زیر انجام می شود.

سیگنال های متغیرهای ورودی A 0 و A 1 از طریق ورودی های منطقی 1 و 2 به 15 آینه اول و 18 آینه سوم جریان داده می شود که به کمک آنها سیگنال های مشخص شده ضرب شده و علامت آنها تغییر می کند. در این حالت، سیگنال A 0 به شکل یک جریان خروجی (یعنی به شکل A 0) منتقل می شود و با استفاده از آینه سوم جریان 18، به جریان ورودی (یعنی به شکل -A 0) تبدیل می شود. و A 1 به صورت مستقیم به صورت جریان ورودی (یعنی به شکل -A 1) عرضه می شود و با کمک اولین آینه جریان 15 به جریان خروجی (یعنی به شکل A 1) تبدیل می شود.

در نقطه اتصال بین خروجی های 22 اولین آینه جریان 15 و 23 آینه سوم جریان 18، عملیات A 1 -A 0 اجرا می شود. سیگنال تفاوت به فرستنده های ترکیبی ترانزیستورهای 7 و 11 عرضه می شود که حالت های عملکرد آنها توسط منبع ولتاژ بایاس 10 و 14 دوم تنظیم می شود.

اگر سیگنال تفاوت مثبت باشد، به عنوان مثال. 0 -A 1 > 0، ترانزیستور 7 بسته است، و ترانزیستور 11 باز است و یک کوانتوم جریان ورودی متناظر با -(A 0 -A 1) = A 1 -A 0 در خروجی 5 صادر می شود که عبارت (2) را اجرا می کند. . برای هر ترکیب دیگری از مقادیر کوانتای فعلی، در خروجی 5 جریانی وجود نخواهد داشت.

اگر A 0 -A 1 ≤0، ترانزیستور 7 باز است و ترانزیستور 11 بسته است و کوانتومی از جریان جاری مربوط به A 0 -A 1 در خروجی 3 صادر می شود که عبارت (3) را اجرا می کند. برای هر ترکیب دیگری از مقادیر کوانتای فعلی، در خروجی 3 جریانی وجود نخواهد داشت.

در نقطه اتصال بین خروجی 21 اولین آینه جریان و منبع جریان مرجع کمکی 20، A 1 -1 کم می شود. سیگنال تفاوت به فرستنده‌های ترکیبی ترانزیستورهای 8 و 12 عرضه می‌شود که حالت‌های عملیاتی آن‌ها توسط منابع ولتاژ بایاس 10 و 14 دوم تنظیم می‌شود. اگر سیگنال تفاوت مثبت باشد، به عنوان مثال. 1 -1>0، ترانزیستور 8 بسته است و ترانزیستور 12 باز است. اگر سیگنال اختلاف کمتر یا مساوی صفر باشد، ترانزیستور 8 باز و ترانزیستور 12 بسته است.

در حالت اول، سیگنال از طریق ترانزیستور 12 به زمین متصل می شود. در حالت دوم، کوانتوم جریان اختلاف خروجی A 1 -1 با کمک آینه سوم جریان 16 به کوانتوم جریان خروجی 1-A 1 تبدیل می شود و کوانتوم جریان ورودی -A 0 از آن کم می شود. . سیگنال تفاوت به فرستنده های ترکیبی ترانزیستورهای 9 و 13 عرضه می شود که حالت های عملیاتی آنها توسط منابع ولتاژ بایاس 10 و 14 دوم تنظیم می شود. اگر سیگنال تفاوت مثبت باشد، به عنوان مثال. ترانزیستور 9 بسته و ترانزیستور 13 باز است. در این حالت، یک سیگنال اختلاف (1-A 1)-A 0 به خروجی 6 به شکل یک کوانتوم جریان جاری و بیان (4) خروجی می شود. برای هر ترکیب دیگری از مقادیر کوانتای فعلی، در خروجی 4 جریانی وجود نخواهد داشت.

مشخصات از این دستگاهنمایش سیگنال های خروجی به صورت کوانتومی جریان ورودی (در خروجی های 3 و 4) و خروجی (در خروجی های 5 و 6) است. برای مواردی که تمام سیگنال های خروجی هم جهت مورد نیاز است، مدار رمزگشا نشان داده شده در شکل. 3. تفاوت آن با نمودار در شکل. 2 استفاده از دو آینه جریان اضافی 27 و 28 است که به ورودی های آنها کلکتورهای ترانزیستورهای 11 و 13 وصل شده اند و خروجی ها خروجی های 5 و 6 رمزگشا هستند. در نتیجه، تمام سیگنال های خروجی با کوانتوم های جریان ورودی نشان داده می شوند.

همانطور که از توضیحات بالا مشخص است، پیاده سازی دستگاه "رمزگشا 2 در 4" در قالب توابع منطقی استاندارد طبق قوانین جبر خطی با ایجاد اختلاف کوانتومی فعلی 10 انجام می شود. عناصر موجود در آینه های جریان در بسیاری از موارد امکان کاهش ولتاژ تغذیه را فراهم می کند و از آنجایی که تمام عناصر مدارهای داده شده در حالت فعال عمل می کنند که به معنای عدم اشباع در طول فرآیند سوئیچینگ است و عملکرد کلی دستگاه افزایش می یابد. استفاده از مقادیر پایدار کوانتای جریان I 0 و همچنین تعیین سیگنال خروجی با اختلاف این جریان ها، تضمین می کند که عملکرد مدار کمی به عوامل بی ثبات کننده خارجی وابسته است (انحراف ولتاژ تغذیه، اثرات تشعشع و دما، تداخل حالت مشترک و غیره).

نشان داده شده در شکل. 9، شکل. 10، نتایج شبیه‌سازی ویژگی‌های نشان‌داده‌شده مدارهای پیشنهادی را تأیید می‌کند.

بنابراین، راه حل های مدار در نظر گرفته شده دستگاه منطقی "2 در 4 رمزگشا" با نمایش جریان دودویی سیگنال مشخص می شود و می تواند به عنوان مبنایی برای محاسبه و کنترل دستگاه های با استفاده از جبر خطی مورد استفاده قرار گیرد، که یک مورد خاص از آن جبر بولی است. .

کتابشناسی - فهرست کتب

1. ثبت اختراع US 6243319 B1، شکل. 13.

2. ثبت اختراع ایالات متحده 5604712 A.

3. ثبت اختراع ایالات متحده 4514829 A.

4. ثبت اختراع US 20120020179 A1.

5. ثبت اختراع US 6920078 B2.

6. ثبت اختراع US 6324117 B1، شکل. 3.

7. درخواست ثبت اختراع US 20040018019 A1.

8. ثبت اختراع ایالات متحده 5568061 A.

9. ثبت اختراع US 5148480 A، شکل. 4.

10. Brzozowski I., Zachara L., Kos A. روش طراحی جهانی رمزگشاهای n-to-2n // طراحی مختلط مدارها و سیستم های مجتمع (MIXDES)، 2013 مجموعه مقالات بیستمین کنفرانس بین المللی، 2013 - ص 279 -284، شکل. 1.

11. سوبرامانیام ام.و. نظریه سوئیچینگ و طراحی منطق / رسانه فایروال، 2011. دوم، - 783 c، شکل. 3.174.

12. رمزگشای 2 به 4 خط SN74LVC1G139 [منبع الکترونیکی]. آدرس اینترنتی: http://www.ti.com/lit/ds/symlink/sn741vc1g139.pdf.

13. ثبت اختراع ایالات متحده 8159304، شکل. 5.

14. ثبت اختراع ایالات متحده شماره 5977829، شکل. 1.

15. ثبت اختراع ایالات متحده شماره 5789982، شکل. 2.

16. ثبت اختراع ایالات متحده به شماره 5140282.

17. ثبت اختراع ایالات متحده شماره 6624701، شکل. 4.

18. ثبت اختراع ایالات متحده شماره 6529078.

19. ثبت اختراع ایالات متحده به شماره 5734294.

20. ثبت اختراع ایالات متحده به شماره 5557220.

21. ثبت اختراع ایالات متحده شماره 6624701.

22. ثبت اختراع RU شماره 2319296.

23. ثبت اختراع RU شماره 2436224.

24. ثبت اختراع RU شماره 2319296.

25. ثبت اختراع RU شماره 2321157.

26. ثبت اختراع ایالات متحده 6556075، شکل. 2.

27. ثبت اختراع ایالات متحده 6556075، شکل. 6.

28. Chernov N.I.، Yugai V.Y.، Prokopenko N.N.، و همکاران. - روستوف روی دون، 2013. - ص 146-149.

29. Malyugin V.D. پیاده سازی توابع بولی توسط چندجمله ای های حسابی // اتوماسیون و تله مکانیک، 1982. شماره 4. صص 84-93.

30. Chernov N.I. نظریه پایه سنتز منطقیساختارهای دیجیتال در زمینه اعداد واقعی // مونوگراف. - تاگانروگ: TRTU، 2001. - 147 ص.

31. Chernov N.I. سنتز خطی ساختارهای دیجیتال ASOIU" // آموزش. - تاگانروگ: TRTU، 2004 - 118 ص.

1. رسیور 2 در 4 حاوی اولین (1) و دوم (2) ورودی منطقی دستگاه، اول (3)، دوم (4)، سوم (5)، چهارم (6) خروجی منطقی جریان دستگاه. ترانزیستورهای خروجی اول (7)، دوم (8) و سوم (9) که پایه های آنها با هم ترکیب شده و به منبع ولتاژ بایاس اول (10) چهارم (11)، پنجم (12) و ششم متصل شده است. (13) ترانزیستورهای خروجی با رسانایی متفاوت که پایه های آنها ترکیب شده و به منبع ولتاژ بایاس دوم (14) متصل می شود، امیتر اولین (7) ترانزیستور خروجی به امیتر چهارم (11) متصل می شود. ) ترانزیستور خروجی، امیتر ترانزیستور خروجی دوم (8) به امیتر ترانزیستور خروجی پنجم (12) و امیتر ترانزیستور خروجی سوم (9) به امیتر خروجی ششم (13) متصل است. ترانزیستور، اولین (3) خروجی منطقی جریان دستگاه به کلکتور اولین (7) ترانزیستور خروجی، دومین (4) خروجی منطقی جریان دستگاه به کلکتور خروجی سوم (9) وصل می شود. ترانزیستور، کلکتور چهارمین (11) ترانزیستور خروجی به سومین (5) خروجی منطقی جریان دستگاه، کلکتور ترانزیستور خروجی ششم (13) به خروجی منطقی جریان چهارم (6) متصل است. از دستگاه، آینه اول (15) و دوم (16) جریان با باس منبع تغذیه اول (17)، آینه سوم (18) جریان منطبق با باس منبع تغذیه (19) دوم، منبع جریان مرجع کمکی ( 20)، مشخص می شود که اولین (1) ورودی منطقی دستگاه به ورودی سومین (18) آینه جریان متصل است، دومین (2) ورودی منطقی دستگاه به ورودی اول (15) متصل است. ) آینه جریان، اولین (21) خروجی جریان آینه اول (15) به امیترهای ترکیبی ترانزیستورهای خروجی دوم (8) و پنجم (12) متصل می شود و از طریق منبع مرجع کمکی جریان (20) وصل می شود. به باس منبع تغذیه دوم (19)، خروجی جریان دوم (22) آینه اول (15) جریان به امیترهای ترکیبی ترانزیستورهای خروجی اول (7) و چهارم (11) وصل شده و به اولین (11) متصل می شود. 23) خروجی جریان سومین (18) آینه جریان، کلکتور دومین (8) ترانزیستور خروجی به ورودی آینه دوم (16) جریان متصل است که خروجی جریان آن به امیترهای ترکیبی سوم متصل است. ترانزیستور خروجی (9) و ششم (13) و به جریان دوم (24) خروجی آینه سوم (18) جریان و کلکتور ترانزیستور خروجی پنجم (12) به دومی (19) وصل می شود. اتوبوس منبع تغذیه

2. رمزگشای 2 در 4 طبق ادعای 1 که مشخصه آن این است که اولین (1) ورودی منطقی دستگاه از طریق اولین مرحله وارونه اضافی به ورودی آینه سوم (18) جریان متصل می شود که به شکل اولین (26) آینه جریان اضافی، مطابق با اولین (17) باس منبع تغذیه.

3. رمزگشای 2 در 4 طبق ادعای 1 که مشخصه آن این است که کلکتور چهارمین (11) ترانزیستور خروجی از طریق یک مرحله معکوس اضافی که به شکل ساخته شده است به سومین (5) خروجی منطقی جریان دستگاه متصل می شود. یک دوم (27) آینه جریان اضافی، مطابق با باس منبع تغذیه دوم (19).

4. رمزگشای 2 در 4 طبق ادعای 1 که مشخصه آن این است که کلکتور ترانزیستور خروجی ششم (13) به چهارمین (6) خروجی منطقی جریان دستگاه از طریق سومین مرحله معکوس اضافی که به شکل ساخته شده است وصل می شود. از یک سوم (28) آینه جریان اضافی، مطابق با باس منبع تغذیه دوم (19).

اختراعات مشابه:

این اختراع مربوط به ابزارهای کدگذاری با استفاده از یک کتاب کد مختصر با تنظیم مجدد تطبیقی ​​است. نتیجه فنی شامل کاهش مقدار اطلاعات ارسال شده از سمت گیرنده به سمت فرستنده است.

اختراع مربوط به فناوری رایانه، یعنی به کدگذاری اطلاعات ویدیویی. نتیجه فنی افزایش کارایی رمزگذاری و رمزگشایی جریان بیت اطلاعات ویدیویی با تقسیم داده ها به لایه های آنتروپی است.

این اختراع به روشی برای رمزگذاری دنباله ای از اعداد صحیح، دستگاه ذخیره سازی و سیگنالی که چنین توالی کدگذاری شده ای را حمل می کند و روشی برای رمزگشایی این دنباله رمزگذاری شده مربوط می شود.

این اختراع به یک روش کدگذاری پیش‌کدینگ و همچنین سیستم و روشی برای ساخت کتاب کد پیش‌کدینگ در یک سیستم چند خروجی چند ورودی (MIMO) مربوط می‌شود.

این اختراع مربوط به حوزه فناوری است که در آن از سیگنال های دیجیتالی استفاده می شود و می تواند در دستگاه های ارتباطی، ضبط، ضبط، پخش، تبدیل، رمزگذاری و فشرده سازی سیگنال ها و سیستم های کنترل خودکار استفاده شود.

این اختراع مربوط به حوزه مخابرات است، یعنی به حوزه دستگاه های رمزنگاری و روش های تأیید الکترونیکی امضای دیجیتالی(EDS). .

این اختراع به زمینه پردازش سیگنال دیجیتال، به ویژه فشرده سازی داده ها و بهبود کدگذاری آنتروپی توالی های ویدئویی مربوط می شود. نتیجه فنی افزایش کارایی و کاهش پیچیدگی محاسباتی کدگذاری آنتروپی است. روشی برای پردازش یک جریان داده متشکل از تعداد زیادی از عناصر نحوی مبتنی بر جایگزینی عناصر نحوی است که مقادیر آنها احتمال وقوع بالایی دارند با عناصر نحوی که مقادیر آنها دارای احتمال کم هستند. زمینه برای عنصر نحوی تعیین شده و احتمال وقوع مقادیر آن دسته از عناصر نحوی در مدل جریان داده که زمینه خاصی دارند محاسبه می شود. عناصر نحوی یک جریان داده را که دارای زمینه خاصی هستند، در صورتی که احتمال محاسبه شده وقوع مقدار عنصر نحوی بالاتر از یک آستانه معین باشد، با عناصر نحوی که مقادیر آنها احتمال کمی دارند، جایگزین کنید. 3 n. و 10 حقوق f-ly, 4 ill., 2 جدول.

این اختراع مربوط به فناوری ارتباطات است و برای اندازه گیری طیف سیگنال های صوتی اطلاعاتی در نظر گرفته شده است. نتیجه فنی - افزایش دقت اندازه گیری طیف سیگنال های صوتی اطلاعات، گسترش عملکرددستگاه ها با پیوند دادن مقادیر طیف آنی به بخش های قابل تنظیم با مدت زمان یک سیگنال صوتی موقت. برای این منظور در روش اندازه‌گیری طیف از تبدیل کسینوس گسسته (DCT) به جای تبدیل فوریه سریع (FFT) استفاده می‌شود که امکان افزایش دقت اندازه‌گیری طیف سیگنال‌های صوتی با افزایش وضوح و کاهش قدرت تفکیک پذیری را فراهم می‌کند. سطح لوب های جانبی تبدیل پنجره در طیف و کاهش نوسان مولفه های برآورد دامنه طیفی، و همچنین به شما امکان می دهد مدت زمان بخش های سیگنال صوتی را که طیف لحظه ای روی آنها اندازه گیری می شود، کاهش دهید، در حالی که به جای یک، دو سیگنال (اصلی و اضافی) تولید می شود، و سیگنال صوتی دیجیتال اضافی متعامد به سیگنال اصلی است، و مقادیر طیف لحظه ای اندازه گیری شده نیز به هم مرتبط هستند، ماژول طیف و مشخصه فرکانس فاز سیگنال به موقعیت زمانی و مدت زمان- بخش های قابل تنظیم سیگنال صوتی موقت که این طیف بر روی آن اندازه گیری می شود. 2 n.p. f-ly, 8 بیمار.

اختراع مربوط به ارتباطات بی سیم. نتیجه فنی افزایش ایمنی نویز، قابلیت اطمینان و راندمان ارتباطی است، در حالی که مصرف انرژی را می توان کاهش داد. برای این منظور، روش شامل: مرحله S1 است که در آن دستگاه اصلی یک کد دنباله ای را با استفاده از یک رمزگذار خاص تولید می کند و طبق یک درخواست ارتباطی، کد دنباله را به طور مداوم برای یک دوره زمانی از پیش تعیین شده به هر دستگاه Slave ارسال می کند. رمزگذار خاص یک شیفت رجیستر با است بازخوردبر روی یک چند جمله ای خاص انجام می شود که ترتیب و ضرایب آن مربوط به درخواست اتصال است، در حالی که همه ضرایب و مقادیر اولیه به طور همزمان برابر با 0 نیستند. یک دوره زمانی از پیش تعیین شده بزرگتر یا مساوی با مجموع دوره خواب و دوره تشخیص برده است که یک چرخه خواب و بیداری را تشکیل می دهد. مرحله S2، که در آن دستگاه برده بخش پیوسته کد دنباله را در دوره تشخیص دریافت می کند، کد دنباله را توسط رمزگشای مربوط به رمزگذار رمزگشایی می کند و عملیات مربوطه را با توجه به نتیجه رمزگشایی انجام می دهد. 2 n. و 10 حقوق f-ly, 5 بیمار.

این اختراع مربوط به فناوری ارتباطات است و برای رمزگذاری و رمزگشایی سیگنال ها در نظر گرفته شده است. نتیجه فنی افزایش دقت در رمزگذاری و رمزگشایی سیگنال است. یک روش رمزگذاری سیگنال شامل به دست آوردن سیگنال دامنه فرکانس با توجه به سیگنال ورودی است. تخصیص بیت های از پیش تعیین شده به سیگنال حوزه فرکانس طبق قانون تخصیص از پیش تعیین شده. تنظیم تخصیص بیت ها به سیگنال حوزه فرکانس زمانی که بالاترین فرکانس سیگنال حوزه فرکانس که بیت ها به آن تخصیص داده می شوند از مقدار از پیش تعیین شده فراتر رود. و رمزگذاری سیگنال حوزه فرکانس با توجه به تخصیص بیت ها برای سیگنال حوزه فرکانس. 4 n. و 16 حقوق f-ly, 9 بیمار.

این اختراع مربوط به حوزه مخابرات است و برای محافظت از اطلاعات مخفی ارسال شده در نظر گرفته شده است. نتیجه فنی سطح بالایی از امنیت اطلاعات رمزگذاری شده است. روشی برای رمزگذاری اطلاعات، از جمله ساخت جدولی از مطابقت کاراکترها و معادل های آنها در فضای (00; FF) در سیستم اعداد هگزا دسیمال، تولید یک جدول مطابقت جدید با تغییر جدول اصلی، جابجایی جدول اصلی، به عنوان مثال. رشته منطبق با تعداد مشخصی از کاراکترها جابه جا می شود، اطلاعات اصلی را رمزگذاری می کند و با استفاده از جدول رمزگذاری یونیکد مربوطه، آن را به حجم مورد نظر فشرده می کند. 2 میز

اختراع مربوط به رمزگذاری/رمزگشایی است سیگنال دیجیتال، متشکل از بلوک های متوالی از نمونه ها. نتیجه فنی بهبود کیفیت صدای کدگذاری شده است. رمزگذاری شامل اعمال یک پنجره وزن دهی به دو بلوک M نمونه متوالی است. به طور خاص، چنین پنجره وزن دهی نامتقارن است و شامل چهار بخش جداگانه است که به طور متوالی در دو بلوک ذکر شده در بالا امتداد می یابند، با بخش اول در طول بازه زمانی اول افزایش می یابد، بخش دوم دارای مقدار وزن ثابت در بازه زمانی دوم، سومین بازه زمانی است. بخش با گذشت زمان کاهش می‌یابد، بازه زمانی سوم و بخش چهارم در بازه زمانی چهارم دارای وزن ثابت هستند. 6 n. و 11 حقوق f-ly, 10 بیمار.

اختراع مربوط به رشته است پردازش دیجیتالسیگنال‌ها، به‌ویژه روش‌های رمزگذاری-رمزگشایی تصاویر ویدئویی دیجیتال. نتیجه فنی افزایش نسبت فشرده سازی تصاویر ویدئویی با کاهش جزئی در کیفیت تصویر رمزگشایی شده در رابطه با تصاویری است که دارای طبیعت فرکانس بالایی از طیف سیگنال هستند. روشی برای رمزگذاری-رمزگشایی تصاویر ویدئویی دیجیتال پیشنهاد شده است. طبق این روش، در طول فرآیند رمزگذاری، یک جزء فرکانس بالا اضافی خط به خط به جزء فرکانس پایین تبدیل موجک اضافه می شود تا عملکرد اصلی را صاف کند، که برای رمزگذاری استفاده می شود، اما در سمت رمزگشایی سرکوب می شود. با استفاده از فیلتر پایین گذر علاوه بر این، رمزگذاری با استفاده از عملکرد با دو هدف افزایش نسبت فشرده سازی داده ها و حفظ کیفیت تصویر رمزگشایی شده اجرا می شود و ویژگی های فیلتر رمزگشا به عنوان یک محدودیت ارتباطی در مرحله رمزگذاری در نظر گرفته می شود. 8 بیمار، 3 میز.

این اختراع مربوط به حوزه فناوری ارتباطات بی سیم است. نتیجه فنی بهبود کیفیت ارتباط با سرکوب تداخل متوالی بین جریان های سیگنال است. روش پیش کدگذاری شامل: انجام پیش پردازش پیش کدگذاری روی سیگنالی که قرار است ارسال شود، پیش پردازشی که باعث افزایش قدرت سیگنال ارسالی می شود. انتخاب یک الگوریتم محدود کننده توان با توجه به قانون انتخاب؛ انجام یک عملیات محدود کردن توان روی سیگنال از پیش پردازش شده طبق الگوریتم محدود کننده توان انتخاب شده. و با توجه به سیگنال محدود توان یک سیگنال از پیش کدگذاری شده تولید می کند. تجسمی از اختراع حاضر یک دستگاه فرستنده، یک دستگاه گیرنده و یک سیستم کدگذاری پیش‌کد را بیشتر نشان می‌دهد. در اختراع حاضر، اثر نامطلوب اعمال محدود کننده توان بر انتقال سیگنال را می توان تا حد امکان کاهش داد در حالی که توان انتقال با استفاده از عملیات محدود کردن توان محدود می شود. 5 n. و 12 حقوق f-ly, 8 بیمار.

اختراع حاضر مربوط به زمینه رمزگذاری و رمزگشایی است و برای کوانتیزه کردن بردارهای پوشش فرکانس در نظر گرفته شده است. نتیجه فنی افزایش کارایی کوانتیزاسیون بردارهای پوشش فرکانس است. این روش شامل: تقسیم N پاکت فرکانس در یک فریم به بردارهای N1، که در آن هر بردار در بردارهای N1 شامل پاکت‌های فرکانس M است. کمی کردن اولین بردار به بردارهای N1 با استفاده از اولین کتاب کد برای به دست آوردن یک رمز متناظر با بردار اول کوانتیزه شده، که در آن اولین کتاب کد مذکور به بخش های 2B1 تقسیم می شود. با توجه به کلمه رمز مربوط به اولین بردار کوانتیزه شده، تعیین اینکه بردار اول کوانتیزه شده با قسمت یکم در بخشهای 2B1 کتاب کد اول مذکور مرتبط است. تعیین کتاب کد دوم با توجه به کتاب کد قسمت ith; و کمی کردن بردار دوم به بردارهای N1 بر اساس کتاب کد دوم گفته شده. در تجسم‌های اختراع حاضر، پاکت‌های فرکانس به تعداد زیادی بردار با ابعاد کوچک‌تر تقسیم می‌شوند، به طوری که می‌توان با استفاده از یک کتاب کد با بیت‌های کمتر، کوانتیزه‌سازی برداری را روی بردارهای پاکت فرکانس انجام داد. 2 n. و 6 حقوق f-ly, 3 بیمار.

گروه اختراعات مربوط به حوزه کدگذاری است. نتیجه فنی افزایش کارایی فشرده سازی داده ها است. یک روش برای رمزگذاری داده‌های ورودی (D1) شامل تعریف بلوک‌های داده و/یا بسته‌های داده‌ای تکرار شونده در حداقل یکی از قطعات داده‌های ورودی (D1) است، که در آن بلوک‌های داده و/یا بسته‌های داده شامل تعداد زیادی از عناصر می‌شوند. عناصر شامل تعداد زیادی بیت است. تعیین اینکه آیا عناصر درون بلوک‌های داده‌ها و/یا بسته‌های داده‌ای که به طور قابل‌توجهی تکرار می‌شوند ثابت هستند یا خیر، و/یا تعیین اینکه عناصر درون بلوک‌های داده‌ها و/یا بسته‌های داده‌ای که به‌طور عمده تکرار می‌شوند در حال تغییر هستند. رمزگذاری عناصر تغییر ناپذیر در داده های رمزگذاری شده (E2) با استفاده از حداقل یک نماد متناظر یا حداقل یک بیت متناظر که نشان دهنده عدم تغییر در عناصر تغییرناپذیر در مقایسه با عناصر متناظر آنها در بلوک داده مرجع و/یا بسته داده است. و رمزگذاری عناصر تغییر یافته در داده های رمزگذاری شده (E2). 6 n. و حقوق 28 f-ly, 8 بیمار.

این اختراع به رمزگشاها مربوط می شود. نتیجه فنی شامل افزایش عملکرد دستگاه های تبدیل اطلاعات با استفاده از رمزگشای اختراعی است. اولین ورودی منطقی دستگاه به ورودی آینه سوم جریان، ورودی منطقی دوم دستگاه به ورودی آینه جریان اول، خروجی جریان اول آینه جریان اول به ترکیبی وصل می شود. امیترهای ترانزیستورهای خروجی دوم و پنجم و از طریق یک منبع جریان مرجع کمکی به باس منبع تغذیه دوم وصل می شود، خروجی جریان دوم آینه جریان اول به امیترهای ترکیبی ترانزیستورهای خروجی اول و چهارم وصل می شود و به خروجی جریان اول آینه سوم جریان، کلکتور ترانزیستور خروجی دوم به ورودی آینه جریان دوم وصل می شود که جریان خروجی آن به امیترهای ترکیبی ترانزیستور سوم و ششم خروجی متصل می شود و به خروجی جریان دوم از آینه سوم جریان و کلکتور ترانزیستور خروجی پنجم به گذرگاه منبع تغذیه دوم متصل است. 3 حقوق f-ly, 5 بیمار.