Комбинаторлық логиканың функционалдық бірліктері. Декодерлер. Жұмысқа тапсырма

Декодер K155 ID3, K1533ID1
Микросұлба 15 шығысы бар екілік-ондық дешифратор болып табылады.

23, 22, 21 қорытындылар 20 – ақпараттық. Олар сәйкесінше бит салмағы 1, 2, 4, 8 болатын екілік кодты алу үшін қолданылады. Кодты алған кезде микросұлба кодқа сәйкес ондық шығысында логикалық «0» орнатады (1-17 түйреуіштер). Осы уақытта барлық басқа шығыстарда «1» бар.

Жоғарыда айтылғандардың бәрі тек «AND» арқылы қосылған S кірістерінде (18, 19 түйреуіштер) «0» болған жағдайда ғана дұрыс болады. Егер түйреуіштердің кез келгенінде «1» пайда болса, декодердің барлық шығыстары кіріс кодына қарамастан «1» мәніне орнатылады. Осылайша, S кірістерін және тек бір инверторды пайдаланып, декодер бит тереңдігін 32-ге дейін арттыру оңай:

Басқа инвертор бит тереңдігін 64-ке дейін арттырады:

Егер сізге көбірек разрядтар үшін дешифраторды алу қажет болса, инверторлардың орнына микросұлбаларды таңдауға арналған құрылғы ретінде бірдей ID3 (төмендегі диаграммада - DD1) қолданған дұрыс.

Кодтың ең маңызды төрт битіне байланысты ол толық байт жолын (8 екілік кіріс, 256 ондық шығыс) ұйымдастыра отырып, бір немесе басқа декодерді іске қосады.

——————————————-

Декодер K155ID4, K555ID4, KR1533ID4
Микросұлба әрқайсысы екі кірісі (салмағы 1-2 екілік код) және төрт шығысы (ондық код 0-3) бар екі бірдей BCD дешифраторынан тұрады. Дешифраторлардың адрестік екілік кірістері параллель қосылған (микросұлбаның 3, 13 түйреуіштері).

Әрбір декодердің өз қақпасының кірістері бар. Жоғарғы дешифратор тізбегінде ысырма кірістері «AND» арқылы қосылады, олардың мақсаты ID3 чипіне ұқсас - екі кірісте де логикалық «0» декодтауға мүмкіндік береді, олардың кез келгенінде «1» дешифратордың барлық шығыстарын «1» күйіне айналдырады. . Тізбектегі төменгі декодерде «AND» арқылы қосылған строб кірістері бар, бірақ олардың біреуінің инверсиясы бар. Осылайша, строб кірістерінде «1» және «0» сигналдары болса, декодтау орын алады.Кез келген басқа комбинацияда декодердің жұмысына тыйым салынады («1» барлық шығыстарында). Бұл ұйым қосымша элементтерді қолданбай-ақ бір корпуста 8 декодер құруға мүмкіндік береді:

ID3 чипіне ұқсас, ID4 чиптеріне негізделген декодерлерде бит тереңдігін арттыру оңай:

Қажет болса, ID4 шығыстарының санын 10-ға дейін ұлғайтуға және қарапайым логиканы пайдалана отырып, 4 кіріс және 10 шығысы бар толық емес екілік-ондық декодерге айналдыруға болады:

K155 сериялы микросұлбалардың (1533, 555, 133) TTL қуат түйреуіштерінің түйреуіштерін көруге болады.

——————————————-

Чип K555ID5
Ол 155ID4-ке ұқсас, декодер шығыстары ашық коллектор тізбегі бойынша жинақталған жалғыз айырмашылығы:

K155 сериялы микросұлбалардың (1533, 555, 133) TTL қуат түйреуіштерінің түйреуіштерін көруге болады.

——————————————-

Чип K155ID1
4 кіріс және 10 шығысы бар жартылай BCD декодері. Айырықша ерекшелігімикросұлбалар - ашық коллекторы бар жоғары вольтты шығыс ажыратқыштар. Микросұлбада басқарудың минимумы бар - екілік кодты беру үшін 4 кіріс және алынған кодты ондық жүйеде көрсету үшін 10 шығыс (плюс екі қуат шығысы).

Кіріс TTL деңгейлері арқылы басқарылады. Шығыстарды 300 В-қа дейінгі тұрақты немесе пульсирленген кернеумен қоректенетін жоғары вольтты газ разрядының индикаторларымен жүктеуге болады (шын мәнінде микросұлба осы үшін жасалған). 3, 6 кірістерде екілік код алынған кезде. , 7, 4, осы кодқа сәйкес шығыс корпусқа қосылған (- қуат көзі) . Барлық басқа шығыстар осы уақытта жабылады (жоғары кедергісі бар - «үзіліс»). Егер кіріске 10-15 сандарының екілік эквиваленті берілсе (төрт разрядты екілік кіріс бұған мүмкіндік береді), онда микросұлбаның барлық шығыстары өшіріледі. Қосылу диаграммасы газ разрядының көрсеткіші 155ID1 чипіне оңай:

Разрядтардың катодтары дешифратордың шығыстарына, R1 резисторы арқылы жалпы анодқа (кемінде 22 кОм) газ разряд индикаторының қуат көзінің плюсіне қосылады. Бұл көздің терісі микросұлбаның теріс қуат сымына қосылған.

K155 сериялы микросұлбалардың (1533, 555, 133) TTL қуат түйреуіштерінің түйреуіштерін көруге болады.

——————————————-

Чип K555ID6
155ID1 алгоритмімен бірдей жұмыс істейтін толық емес екілік ондық декодер. Жалғыз айырмашылық ID6 шығыстарында TTL деңгейлерін «0», «1» шығаратын тұрақты қосқыштардың болуы.

Екілік кодты алған кезде микросұлба сәйкес шығыста «0» деңгейін, ал қалған бөлігінде «1» деңгейін орнатады. 10-15 кіріс коды кезінде «1» барлық шығыстарда болады.

K155 сериялы микросұлбалардың (1533, 555, 133) TTL қуат түйреуіштерінің түйреуіштерін көруге болады.

——————————————-

Чип K555ID7, KR1533ID7, KR531ID7
3 кіріс және сегіз шығысы бар толық BCD декодері. Кірістер үш таңбалы екілік кодты беру үшін пайдаланылады, шығыстар оның ондық эквивалентін шығару үшін қолданылады (белсенді деңгей төмен).

Шығу сигналын стробтау үшін үш S кірісі «AND» арқылы қосылады, олардың екеуі кері. Кірістерде 4, 5, 6 деңгейлер «0», «0», «1» болса, сәйкесінше декодтау рұқсат етіледі, кез келген басқа комбинацияда дешифратордың барлық шығыстарында жоғары деңгей орнатылады. Жетілдірілген шлагбаумдық басқарудың арқасында декодерлерді қосымша элементтердің аз немесе мүлде жоқ бит тереңдігін арттыру үшін біріктіруге болады. Мысал ретінде төменде тек бір қосымша инверторды пайдаланатын 32-биттік декодер тізбегі берілген.

K155 сериялы микросұлбалардың (1533, 555, 133) TTL қуат түйреуіштерінің түйреуіштерін көруге болады.

——————————————-

Чип K155ID10, K555ID10
Төрт кіріс және он шығысы бар ішінара екілік ондық дешифратор.

Істіктердің орналасуы және жұмыс логикасы бойынша ол K155ID6 микросұлбасына ұқсайды, бірақ ID10 шығыстары ашық коллектор тізбегі бойынша жасалады, ал шығыс ажыратқыштары жеткілікті үлкен шығыс токқа арналған. Төмен шығыс деңгейінде 555 сериялы декодер кілті 24 мА, 155 және 133 сериялары - 80 мА дейін токты ұстай алады. Барлық сериялардың шығысы өшірілген кезде ондағы кернеу 15 В жетуі мүмкін, бұл төмен қуатты электромагниттік релені тікелей қуаттандыруға мүмкіндік береді:

K155 сериялы микросұлбалардың (1533, 555, 133) TTL қуат түйреуіштерінің түйреуіштерін көруге болады.

——————————————-

KR531ID14, KR1533ID14 микросхемасы
Әрқайсысында екі биттік кіріс және төрт биттік ондық шығысы бар екі толық BCD декодері.

Кіріске екі таңбалы екілік код қолданылған кезде оның ондық эквиваленті дешифратордың сәйкес шығысында орнатылады. Екі дешифратордың кірістері тікелей, шығыстары кері. Сонымен қатар, дешифраторлардың әрқайсысы жеке S сигналымен (кері кіріс) жабылған. Строб кірісінде «0» болса, декодер жұмыс істейді, егер деңгей жоғары болса, ол барлық шығыстарды «1» күйіне ауыстырады.

Барлық декодерлер сияқты KR1533(531)ID14 биттік сыйымдылықты арттыру үшін каскадпен қосылуы мүмкін. Төмендегі суретте екі KR531ID14 корпусынан тұратын 4 кіріс және 12 шығысы бар толық емес дешифратордың диаграммасы көрсетілген.

K155 сериялы микросұлбалардың (1533, 555, 133) TTL қуат түйреуіштерінің түйреуіштерін көруге болады.

——————————————-

Логикалық құрылғылар екі класқа бөлінеді: комбинациялық және тізбекті.

Құрылғы шақырылады комбинациялық, егер оның белгілі бір уақыт нүктесіндегі шығыс сигналдары уақыттың осы нүктесінде болатын кіріс сигналдарымен бірегей түрде анықталса.

Әйтпесе, құрылғы ретті немесе соңғы күй машинасы (цифрлық машина, жады бар машина) деп аталады. Тізбектелген құрылғыларда міндетті түрде жады элементтері болады. Бұл элементтердің күйі кіріс сигналдарының тарихына байланысты. Тізбекті құрылғылардың шығыс сигналдары тек кірістерде бар сигналдармен анықталмайды осы сәтуақыт, сонымен қатар жады элементтерінің күйі. Осылайша, сериялық құрылғының белгілі бір кіріс сигналдарына жауап беруі оның жұмыс тарихына байланысты.

Комбинациялық және дәйекті құрылғылардың ішінде практикада ең көп қолданылатыны типтік құрылғылар болып табылады.

Шифрлағыштар

Кодер - ондық сандарды екілік санау жүйесіне түрлендіретін комбинациялық құрылғы және әрбір кіріске ондық сан тағайындалуы мүмкін, ал шығыс логикалық сигналдар жиынтығы нақты екілік кодқа сәйкес келеді. Кодер кейде «кодер» (ағылшын тілінен аударғанда) деп аталады және мысалы, басқару панелінің пернетақтасында терілген ондық сандарды екілік сандарға түрлендіру үшін қолданылады.

Егер кірістер саны соншалықты көп болса, кодтаушы шығыс сигналдарының барлық мүмкін комбинацияларын пайдаланса, онда мұндай кодтаушы толық, егер бәрі болмаса, толық емес деп аталады. Толық кодердегі кірістер мен шығыстардың саны n = 2 m қатынасымен байланысты, мұндағы n - кірістер саны, m - шығыстар саны.

Осылайша, пернетақта кодын төрт таңбалы екілік санға түрлендіру үшін тек 10 енгізуді пайдалану жеткілікті, ал толық нөмір ықтимал кірістер 16-ға тең болады (n = 2 4 = 16), сондықтан 10x4 кодтауыш (10-нан 4-ке дейін) толық емес болады.

Он разрядты бірлік кодты (0-ден 9-ға дейінгі ондық сандар) екілік кодқа түрлендіру үшін кодтаушы құрастыру мысалын қарастырайық. Логикалық сигналға сәйкес сигнал кез келген уақытта тек бір кіріске беріледі деп болжанады. Шартты белгімұндай кодтаушы және код сәйкестік кестесі суретте көрсетілген. 3.35.

Осы сәйкестік кестесін пайдалана отырып, біз логикалық өрнектерді жазамыз, оның ішінде логикалық қосындыға кейбір шығыс айнымалының бірлігіне сәйкес келетін кіріс айнымалылары бар. Сонымен, 1 шығысында логикалық «1» не X 1, не X 3, не X 5, не X 7, не X 9, яғни y 1 = X 1 + кірісінде болғанда логикалық «1» болады. X 3 + X 5 + X 7 +X 9

Сол сияқты біз y 2 = X 2 + X 3 + X 6 + X 7 y 3 = X 4 + X 5 + X 6 + X 7 y 4 = X 8 + X 9 аламыз.

Суретте елестетіп көрейік. 3.36 НЕМЕСЕ элементтерін пайдаланатын мұндай кодтаудың диаграммасы.
Іс жүзінде басымдықты кодтаушы жиі қолданылады. Мұндай кодтауыштарда екілік санның коды «1» сигналы қолданылатын кірістің ең үлкен санына сәйкес келеді, яғни сигналдар бірнеше кірісте басым кодтарға жіберіледі және ол санның кодын орнатады. шығыстағы ең жоғары кіріске сәйкес келеді.

Мысал ретінде (3.37-сурет) микросұлбалардың K555 (TTLSh) сериясының K555IVZ приоритеттік кодтаушысын (priority encoder) қарастырайық.

Кодер PR l, ..., PR 9 деп белгіленген 9 кері кірісі бар. PR аббревиатурасы басымдықты білдіреді. Кодердің B l, ..., B 8 кері төрт шығысы бар. B аббревиатурасы «автобус» дегенді білдіреді. Сандар екілік санның сәйкес битіндегі белсенді деңгейдің (нөл) мәнін анықтайды. Мысалы, B 8 бұл шығыстағы нөл 8 санына сәйкес келетінін білдіреді. Бұл толық емес кодтауыш екені анық.

Егер барлық кірістер логикалық болса, онда барлық шығыстар да логикалық болып табылады, ол кері код деп аталатын (1111) 0 санына сәйкес келеді. Егер ең болмағанда бір кірісте логикалық нөл болса, онда шығыс сигналдарының күйі логикалық нөл бар кірістің ең жоғары санымен анықталады және одан төмен саны бар кірістердегі сигналдарға тәуелді емес.

Мысалы, егер PR 1 кірісі логикалық нөл болса, ал қалған барлық кірістер логикалық бір болса, онда шығыстарда келесі сигналдар болады: V 1 − 0, V 2 − 1, V 4 − 1, V 8 − 1, ол сәйкес кері кодтағы 1 санына (1110).

Егер PR 9 кірісі логикалық нөл болса, онда басқа кіріс сигналдарына қарамастан шығыстарда келесі сигналдар қол жетімді: V 1 − 0, V 2 − 1, V 4 − 1, V 8 − 0, ол кері кодтағы 9 саны (0110) .

Кодердің негізгі мақсаты - сигнал көзінің нөмірін кодқа түрлендіру (мысалы, белгілі бір пернетақтадағы басылған түйменің нөмірі).

Декодерлер

Ол аралас құрылғы деп аталады, ол n-разрядты екілік кодты ондық саны екілік кодқа сәйкес келетін шығыста пайда болатын логикалық сигналға түрлендіреді. Толық декодер деп аталатын кірістер мен шығыстардың саны m= 2 n қатынасымен байланысты, мұндағы n - кірістер саны және m - шығыстар саны. Егер дешифратор шығыстардың толық емес санын пайдаланса, онда мұндай дешифратор толық емес деп аталады. Мәселен, мысалы, 4 кірісі және 16 шығысы бар декодер толық болады, бірақ тек 10 шығыс болса, онда ол толық емес болады.

Мысал ретінде K555 сериясының K555ID6 декодеріне жүгінейік (3.38-сурет).

Декодердің A 1, ..., A 8 деп белгіленген 4 тікелей кірісі бар. А аббревиатурасы «мекен-жай» дегенді білдіреді (ағылшынша мекенжайдан). Бұл кірістер адрестік кірістер деп аталады. Сандар екілік санның сәйкес цифрындағы белсенді деңгейдің (бір) мәндерін анықтайды. Дешифраторда 10 кері шығыс Y 0, ..., Y 9 бар. Цифрлар кірістерде берілген екілік санға сәйкес ондық санды анықтайды. Әлбетте, бұл декодер толық емес.

Белсенді деңгейдің мәні (нөл) саны кірістегі екілік санмен анықталатын ондық санға тең болатын шығыс. Мысалы, егер барлық кірістер логикалық нөлдер болса, онда Y 0 шығысы логикалық нөлге тең, ал қалған шығыстар логикалық бір болып табылады. Егер А 2 кірісінде логикалық, ал басқа кірістерде логикалық нөл болса, Y 2 шығысында логикалық нөл, ал қалған шығыстарында логикалық нөл болады. Егер кіріс 9-дан үлкен екілік сан болса (мысалы, 1111 екілік санына және 15 ондық санына сәйкес келетін барлық кірістер бірліктер), онда барлық шығыстар логикалық бір болып табылады.

Декодер - кең таралған логикалық құрылғылардың бірі. Ол әртүрлі комбинациялық құрылғыларды құру үшін қолданылады.

Қарастырылып отырған шифрлағыштар мен дешифрлағыштар қарапайым код түрлендіргіштерінің мысалдары болып табылады.

Код түрлендіргіштері

Жалпы алғанда, олар бір кодты екіншісіне түрлендіруге арналған құрылғылар және олар жиі стандартты емес кодты түрлендіруді орындайды. Код түрлендіргіштері X/Y арқылы белгіленеді.

Үш элементтен бес элементке код түрлендіргішінің мысалын пайдаланып түрлендіргішті жүзеге асыру ерекшеліктерін қарастырайық. Суретте көрсетілген код сәйкестік кестесін іске асыру қажет деп есептейік. 3.39.

Мұндағы N кіріс екілік кодына сәйкес ондық санды білдіреді. Код түрлендіргіштері жиі дешифратор – кодтаушы тізбегін жасайды. Декодер кіріс кодын кейбір ондық санға түрлендіреді, содан кейін кодтауыш шығыс кодын жасайды. Осы принцип бойынша жасалған түрлендіргіштің диаграммасы күріште көрсетілген. 3.40, мұнда матрицалық диодты кодтаушы қолданылады. Мұндай түрлендіргіштің жұмыс принципі өте қарапайым. Мысалы, дешифратордың барлық кірістері логикалық «O» болса, оның 0 шығысында логикалық «1» пайда болады, бұл 4 және 5 шығыстарында, яғни кодтың бірінші жолында «1» пайда болуына әкеледі. корреспонденциялар кестесі жүзеге асырылады.


Өнеркәсіп өндіреді шифрлағыштардың, дешифрлаушылардың көп саныжәне код түрлендіргіштері, мысалы, стробы бар 4×16 декодер (K555IDZ), 7×5 жарықдиодты матрицаны басқаруға арналған код түрлендіргіші (K155ID8), масштаб көрсеткішін басқаруға арналған код түрлендіргіші (K155ID15) және т.б.

Дешифраторлар екілік кодтың бір түрін екіншісіне түрлендіруге мүмкіндік береді. Мысалы, позициялық екілік кодты сызықтық сегіздік немесе он алтылық кодқа түрлендіру. Трансформация ақиқат кестелерінде сипатталған ережелерге сәйкес жүзеге асырылады, сондықтан декодерлерді құру қиын емес. Декодерді құрастыру үшін ережелерді пайдалануға болады.

Ондық декодер

Екілік кодтан ондық кодқа дешифратор сұлбасын жасау мысалын қарастырайық. Ондық код әдетте ондық санға бір бит түрінде беріледі. Ондық кодта он цифр бар, сондықтан бір ондық бөлшекті көрсету үшін он декодер шығысы қажет. Бұл түйреуіштерден келетін сигналды қолдануға болады. Ең қарапайым жағдайда жарық диодты шамның үстінде көрсетілген цифрға қол қоюға болады.Ондық дешифратордың ақиқат кестесі 1-кестеде көрсетілген.

1-кесте.Ондық дешифратор ақиқат кестесі.

Кірістері				Шығулар
8	4	2	1	0	1	2	3	4	5	6	7	8	9
0	0	0	0	1	0	0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0	0	0	0	0	0	0
0	0	1	1	0	0	0	1	0	0	0	0	0	0
0	1	0	0	0	0	0	0	1	0	0	0	0	0
0	1	0	1	0	0	0	0	0	1	0	0	0	0
0	1	1	0	0	0	0	0	0	0	1	0	0	0
0	1	1	1	0	0	0	0	0	0	0	1	0	0
1	0	0	0	0	0	0	0	0	0	0	0	1	0
1	0	0	1	0	0	0	0	0	0	0	0	0	1

Дешифратор микросхемалар 2-суреттегі схемаларда көрсетілген. Бұл суретте екілік ондық дешифратордың белгіленуі, толық ішкі электр схемасыол 1-суретте көрсетілген.

Сурет 2. Екілік ондық дешифратордың графикалық белгіленуі

Дәл осылай кез келген басқа дешифратордың (декодер) схемасын алуға болады. Ең көп тараған схемалар сегіздік және он алтылық дешифраторлар болып табылады. Мұндай декодерлер қазіргі уақытта көрсету үшін іс жүзінде пайдаланылмайды. Негізінде мұндай декодерлер күрделірек сандық модульдердің құрамдас бөліктері ретінде пайдаланылады.

Жеті сегментті декодер

Көбінесе ондық және он алтылық сандарды көрсету үшін қолданылады. Сурет жеті сегментті көрсеткішжәне оның сегменттерінің атауы 3-суретте көрсетілген.

Сурет 3. Жеті сегментті индикатордың суреті және оның сегменттерінің атауы

Мұндай индикаторда 0 санын көрсету үшін a, b, c, d, e, f сегменттерін жарықтандыру жеткілікті. «1» санын көрсету үшін b және c сегменттері жанады. Дәл осылайша, сіз барлық басқа ондық немесе он алтылық сандардың кескіндерін ала аласыз. Мұндай кескіндердің барлық комбинациялары жеті сегментті код деп аталады.

Екілік кодты жеті сегменттіге түрлендіруге мүмкіндік беретін декодер үшін ақиқат кестесін құрайық. Сегменттер нөлдік потенциалда жансын. Сонда жеті сегментті дешифратордың ақиқат кестесі 2-кестеде көрсетілген пішінді алады. Дешифратордың шығысындағы сигналдардың меншікті мәні микросұлбаның шығысына байланысты. Бұл диаграммаларды кейінірек көрсету тарауында қарастырамыз әртүрлі түрлеріақпарат.

Кесте 2. Жеті сегментті дешифратордың ақиқат кестесі

Кірістері				Шығулар
8	4	2	1	а	б	в	г	e	f	g
0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	1	0	0	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0
0	0	1	1	0	0	0	0	1	1	0
0	1	0	0	1	0	0	1	1	0	0
0	1	0	1	0	1	0	0	1	0	0
0	1	1	0	0	1	0	0	0	0	0
0	1	1	1	0	0	0	1	1	1	1
1	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0	1	0	0

Ерікті ақиқат кестесінен ерікті ақиқат кестесін құру принциптеріне сәйкес 2-кестеде келтірілген ақиқат кестесін жүзеге асыратын жеті сегментті дешифратордың принципиалды сұлбасын аламыз.Бұл жолы әзірлеу процесін егжей-тегжейлі сипаттамаймыз. тізбек. Алынған жеті сегментті дешифратордың схемасы 4-суретте көрсетілген.

RU 2559705 патентінің иелері:

Өнертабыс есептеу техникасы, автоматика саласына жатады және әртүрлі цифрлық құрылымдарда және автоматты басқару жүйелерінде, ақпаратты тасымалдауда және т.б.

Әртүрлі есептеу және басқару жүйелерінде дешифраторлар кеңінен қолданылады, транзисторлық-транзисторлық және эмиттерлік байланысты логика негізінде жүзеге асырылады, логикалық алгебраның заңдары бойынша жұмыс істейді және екі шығыс логикалық күйі «0» және «1» болып сипатталады. төмен және жоғары потенциалдар. Классикалық декодер архитектурасы мақалалар мен кітаптарда жарияланды, ал микросұлбалар коммерциялық түрде шығарылды.

Бұл класстың дешифраторларының маңызды кемшілігі оның потенциалды екілік сигналдарды пайдаланатын логикалық элементтерінің қазіргі төмен вольтты технологиялық процестерде пайдалану мүмкін емес немесе тиімсіз көп деңгейлі құрылымы, сондай-ақ жұмыс режимдерінің сызықты еместігі болып табылады. элементтердің және логикалық элементтер мен кіріс сигналдарының құрылымдық параметрлерінің критикалық дәрежесі. Сайып келгенде, бұл белгілі дешифрлағыштардың өнімділігінің төмендеуіне әкеледі.

Өңдеу құрылғылары ретінде сандық ақпаратКіріс логикалық айнымалыларды (токтарды) түрлендіруге арналған транзисторлық каскадтар да пайдаланылады, кіріс тоқ айнымалыларын логикалық өңдеу функциясын жүзеге асыратын ток айналарының негізінде жүзеге асырылады.

Бұл класстың белгілі тізбектерінің елеулі кемшілігі олардың төрт күйі «00», «01», «10», «11» болатын екі кіріс тогы сигналдарын төрт шығыс ток сигналдарына түрлендіру функциясын жүзеге асырмауы болып табылады. . Бұл оның негізінде сызықтық алгебра принциптерінде жұмыс істейтін ток айнымалылары бар сигналдарды өңдеу құралдарының толық негізін құруға мүмкіндік бермейді.

Жұмыстарда, сондай-ақ осы қосымшаның бірлескен авторының монографияларында буль алгебрасының есептеу және логикалық автоматтандыру құрылғыларының құрылымында практикалық жүзеге асырылуы жалпы сызықтық алгебраның ерекше жағдайы екендігі көрсетілген. жаңа буынның екі мәнді және көп мәнді ішкі бейнелеу сигналдары бар логика негізінде жүзеге асырылатын арнайы элементтік базаны құруды талап етеді, онда стандартты логикалық сигналдың эквиваленті ағымдағы кванттық Ι 0 болып табылады. Мәлімделген «2-де 4 декодер» құрылғысы логикалық құрылғылардың осы түріне жатады және кіріс ток сигналдарымен жұмыс істейді және шығыс ток сигналын жасайды.

Мәлімделген құрылғының ең жақын прототипі 5742154 АҚШ патентінде ұсынылған «Decoder 2 in 4» логикалық құрылғысы болып табылады, оның құрамында құрылғының бірінші 1 және екінші 2 логикалық кірісі, бірінші 3, екінші 4, үшінші 5, құрылғының төртінші 6 ток логикалық шығысы, бірінші 7, екінші 8 және үшінші 9 шығыс транзисторлары, олардың негізі біріктірілген және бірінші 10 ығысу кернеу көзіне қосылған, төртінші 11, бесінші 12 және алтыншы 13 шығыс транзисторлары. өткізгіштіктің басқа түрі, оның негіздері біріктірілген және екінші 14 ығысу кернеу көзіне қосылған, бірінші 7 шығыс транзисторының эмитенті төртінші 11 шығыс транзисторының эмитентіне қосылған, екінші 8 шығыс транзисторының эмитенті болып табылады бесінші 12 шығыс транзисторының эмитентіне қосылған, үшінші 9 шығыс транзисторының эмитенті алтыншы 13 шығыс транзисторының эмитентіне қосылған, құрылғының бірінші 3 ағымдағы логикалық шығысы бірінші 7 шығыстың коллекторына қосылған. транзистор, екінші 4 құрылғының ток логикалық шығысы үшінші 9 шығыс транзистордың коллекторына, төртінші 11 шығыс транзисторының коллекторы құрылғының үшінші 5 ток логикалық шығысына, алтыншы коллекторға қосылған. 13 шығыс транзисторы құрылғының төртінші 6 ток логикалық шығысына қосылған, бірінші 15 және екінші 16 ток айнасы бірінші 17 қоректендіру шинасымен, үшінші 18 ток айнасы екінші 19 қоректендіру шинасымен, қосалқы анықтамалық ток көзі 20.

Ұсынылған өнертабыстың негізгі мақсаты - жасау логикалық элемент, ол екі кіріс логикалық айнымалының күйін декодтауды және ағымдағы түрдегі төрт шығыс сигналының қалыптасуын қамтамасыз етеді. Сайып келгенде, бұл ұсынылған дешифратор арқылы белгілі ақпаратты түрлендіру құрылғыларының өнімділігін арттыруға және көп мәнді сызықтық алгебра принциптерінде жұмыс істейтін есептеу құрылғыларының элементтік базасын жасауға мүмкіндік береді.

Мәселе мынамен шешіледі: «Декодер 2-де 4» логикалық құрылғысында (1-сурет), құрылғының бірінші 1 және екінші 2 логикалық кірісі, бірінші 3, екінші 4, үшінші 5, құрылғының төртінші 6 ток логикалық шығысы, бірінші 7, екінші 8 және үшінші 9 шығыс транзисторлары, олардың негізі біріктірілген және бірінші 10 ығысу кернеу көзіне қосылған, төртінші 11, бесінші 12 және алтыншы 13 шығыс транзисторлары. өткізгіштіктің басқа түрі, оның негіздері біріктірілген және екінші 14 ығысу кернеу көзіне қосылған, бірінші 7 шығыс транзистордың эмитенті төртінші ЖӘНЕ шығыс транзистордың эмитентіне, екінші 8 шығыс транзисторының эмитентіне қосылған бесінші 12 шығыс транзисторының эмитентіне қосылған, үшінші 9 шығыс транзисторының эмитенті алтыншы 13 шығыс транзисторының эмитентіне, құрылғының бірінші 3 ток логикалық шығысы бірінші 7 коллекторына қосылған. шығыс транзисторы, екінші Құрылғының 4 ток логикалық шығысы үшінші 9 шығыс транзисторының коллекторына, төртінші 11 шығыс транзисторының коллекторы құрылғының үшінші 5 ток логикалық шығысына, коллектордың коллекторына қосылған. алтыншы 13 шығыс транзисторы құрылғының төртінші 6 ток логикалық шығысына қосылған, бірінші 15 және екінші 16 ток айнасы бірінші 17 қоректендіру шинасымен, үшінші 18 ток айнасы екінші 19 қуат беру шинасымен сәйкестендірілген, қосалқы эталондық ток көзі 20, жаңа элементтер мен қосылымдар қарастырылған - құрылғының бірінші 1 логикалық кірісі үшінші 18 ток айнасының кірісіне қосылған, құрылғының екінші 2 логикалық кірісі бірінші 15 кірісіне қосылған. ток айнасы, бірінші 15 ток айнасының бірінші 21 ток шығысы екінші 8 және бесінші 12 шығыс транзисторларының біріктірілген эмитенттеріне және қосалқы эталондық ток көзі 20 арқылы екінші 19 қоректендіру шинасына қосылады, екіншісі 22 бірінші 15 ток айнасының ток шығысы бірінші 7 және төртінші 11 шығыс транзисторлардың біріктірілген эмитенттеріне қосылған және үшінші 18 ток айнасының бірінші 23 ток шығысына қосылған, екінші 8 шығыс транзисторының коллекторы кіріске қосылған. екінші 16 ток айнасының, оның ток шығысы үшінші 9 және алтыншы 13 шығыс транзисторларының біріктірілген эмитенттеріне қосылған және үшінші 18 ток айнасының екінші 24 ток шығысына және бесінші 12 коллекторына қосылған. шығыс транзисторы екінші 19 қоректендіру шинасына қосылған.

Логикалық құрылғының прототипінің схемалық диаграммасы суретте көрсетілген. 1. Суретте. 2-суретте формуланың 1-тармағына сәйкес мәлімделген құрылғының диаграммасы көрсетілген.

Суретте. 3-суретте формуланың 2-тармағының 3-тармағының 4-тармағына сәйкес мәлімделген құрылғының диаграммасы көрсетілген.

Суретте. 4 суретте схемалық диаграмма көрсетілген. 3 MS9 компьютерлік модельдеу ортасында негізгі функционалдық бірліктердің нақты орындалуымен (ағымдық айналар, анықтамалық ток көздері).

Суретте. 5-суретте 1-суреттегі схеманы компьютерлік модельдеу нәтижелері берілген. 4.

Логикалық құрылғы «2-ден 4-ке декодер» сур. 2-де құрылғының бірінші 1 және екінші 2 логикалық кірісі, құрылғының бірінші 3, екінші 4, үшінші 5, төртінші 6 ағымдағы логикалық шығыстары, бірінші 7, екінші 8 және үшінші 9 шығыс транзисторлары бар, олардың негіздері біріктірілген және қосылған бірінші 10 ығысу кернеу көзіне, төртінші 11, бесінші 12 және алтыншы 13 өткізгіштігінің басқа типті шығыс транзисторлары, олардың негіздері біріктірілген және екінші 14 ығысу кернеу көзіне қосылған, біріншінің эмитенті 7 шығыс транзисторы төртінші 11 шығыс транзистордың эмитентіне, екінші 8 шығыс транзисторының эмитенті бесінші 12 шығыс транзисторының эмитентіне, үшінші 9 шығыс транзисторының эмитенті эмитентке қосылған. алтыншы 13 шығыс транзисторы, құрылғының бірінші 3 ток логикалық шығысы бірінші 7 шығыс транзистордың коллекторына, екінші 4 тоқтың логикалық шығысы үшінші 9 шығыс транзисторының коллекторына, коллекторға қосылған. төртінші 11 шығыс транзисторы құрылғының үшінші 5 ток логикалық шығысына қосылған, алтыншы 13 шығыс транзисторының коллекторы құрылғының төртінші 6 ток логикалық шығысына қосылған, бірінші 15 және екінші 16 ток айналары сәйкестендірілген. бірінші 17 қоректендіру шинасымен, үшінші 18 ток айнасы екінші 19 қоректендіру шинасымен, қосалқы эталондық ток көзімен 20 сәйкес келеді. Құрылғының бірінші 1 логикалық кірісі үшінші 18 ток айнасының кірісіне қосылған, құрылғының екінші 2 логикалық кірісі бірінші 15 ток айнасының кірісіне қосылған, бірінші 15 ток айнасының бірінші 21 ток шығысы екінші 8 және бесінші 12 шығыс транзисторларының біріктірілген эмитенттеріне және көмекші сілтеме арқылы қосылған. ток көзі 20 екінші 19 қоректендіру шинасына қосылған, бірінші 15 ток айнасының екінші 22 ток шығысы бірінші 7 және төртінші 11 шығыс транзисторларының біріктірілген эмитенттеріне қосылған және үшіншінің бірінші 23 ток шығысына қосылған. 18 ток айнасы, екінші 8 коллекторы шығыс транзисторы екінші 16 ток айнасының кірісіне қосылған, оның ток шығысы үшінші 9 және алтыншы 13 шығыс транзисторларының біріктірілген эмитенттеріне қосылған және оған қосылған. үшінші 18 ток айнасының екінші 24 ток шығысы, ал бесінші 12 шығыс транзисторының коллекторы екінші 19 қоректендіру шинасына қосылған.

Суретте. 3-тармақтың 2-тармағына сәйкес, құрылғының бірінші 1 логикалық кірісі үшінші 18 ток айнасының кірісіне бірінші қосымша инвертирлеу сатысы арқылы қосылады, бірінші 26 қосымша ток айнасы түрінде жасалған, сәйкестендірілген. қуат көзінің алғашқы 17 шинасы.

Суретте. 3-тармақтың 3-тармағына сәйкес төртінші 11 шығыс транзисторының коллекторы екінші қосымша инвертирлеу сатысы арқылы құрылғының үшінші 5 ағымдағы логикалық шығысына қосылады, екінші 27 қосымша ток айнасы түрінде жасалған, сәйкестендірілген. екінші 19 қуат беру автобусымен.

Сонымен қатар, суретте. 3-тармақтың 4-тармағына сәйкес алтыншы 13 шығыс транзисторының коллекторы құрылғының төртінші 6 ток логикалық шығысына үшінші қосымша инвертирлеу сатысы арқылы қосылады, үшінші 28 қосымша ток айнасы түрінде жасалған, сәйкес келеді. қуат көзінің екінші 19 шинасымен.

Ұсынылған дешифратор тізбегінің жұмысын ток кірістері мен шығыстарымен қарастырайық (Cурет 1). 2.

2-4 декодер белгілі функцияларды орындайды:

мұндағы A 0 , A ¯ 0 - суреттегі құрылғының 1 кірісіндегі тура және кері сигналдар. 2,

A 1 , A ¯ 1 - суреттегі құрылғының 2 кірісіндегі тура және кері сигналдар. 2.

Оларды сызықтық алгебрада жүзеге асырудың ерекшелігі осы мақсат үшін кесілген айырма операциясын қолдану болып табылады:

ақиқат кестесі төменде келтірілген

Кестеден шығатыны, кіріс айнымалы мәндерінің төрт мүмкін комбинациясының ішінен функцияның бір мәні A 0 > A 1 шартына сәйкес келетін бір ғана комбинацияға сәйкес келеді. Ақиқат кестесінде тікелей және кері кіріс айнымалыларын көрсету арқылы кіріс айнымалы мәндерінің мүмкін комбинацияларының кез келгеніне сәйкес келетін бір функция мәнін алуға болады.

Бұл операцияны қолдану дешифратордың логикалық функцияларының келесі көрінісіне әкеледі:

Бұл операцияларды жүзеге асыру келесідей жүзеге асырылады.

А 0 және А 1 кіріс айнымалыларының сигналдары 1 және 2 логикалық кірістер арқылы бірінші 15 және үшінші 18 ток айналарына беріледі, олардың көмегімен көрсетілген сигналдар көбейтіледі және олардың таңбасы өзгереді. Бұл жағдайда А 0 сигналы шығыс ток түрінде (яғни А 0 түрінде) беріледі және үшінші ток айнасының 18 көмегімен кіріс токқа түрленеді (яғни -A 0 түрінде). , және A 1 тікелей түрде келіп түсетін ток түрінде (яғни -А 1 түрінде) беріледі және бірінші ток айнасының көмегімен 15 шығыс токқа айналады (яғни А 1 түрінде).

Бірінші ток айнасының 15 22 және үшінші ток айнасының 18 23 шығыстары арасындағы қосылу нүктесінде А 1 -А 0 операциясы орындалады. Айырмалық сигнал 7 және 11 транзисторлардың біріктірілген эмитенттеріне беріледі, олардың жұмыс режимдері бірінші 10 және екінші 14 ығысу кернеу көздерімен орнатылады.

Егер айырмашылық сигналы оң болса, яғни. A 0 -A 1 >0, транзистор 7 жабық, ал транзистор 11 ашық және (2) өрнекті орындайтын 5 шығысында -(A 0 -A 1) = A 1 -A 0 сәйкес келетін кіріс ток кванты шығарылады. . Ағымдағы кванттар мәндерінің кез келген басқа комбинациялары үшін 5 шығысында ток болмайды.

Егер A 0 -A 1 ≤0 болса, онда транзистор 7 ашық, ал транзистор 11 жабық және (3) өрнекті орындайтын 3 шығысында A 0 -A 1 сәйкес келетін токтың кванты шығарылады. Ағымдағы кванттар мәндерінің кез келген басқа комбинациялары үшін 3 шығысында ток болмайды.

Бірінші ток айнасының 21 шығысы мен қосалқы эталондық ток көзі 20 арасындағы қосылу нүктесінде А 1 -1 алынады. Айырмалық сигнал 8 және 12 транзисторлардың біріктірілген эмитенттеріне беріледі, олардың жұмыс режимдері бірінші 10 және екінші 14 ығысу кернеу көздерімен орнатылады. Егер айырмашылық сигналы оң болса, яғни. А 1 -1>0, транзистор 8 жабық, ал транзистор 12 ашық. Егер айырмашылық сигналы нөлден аз немесе тең болса, онда транзистор 8 ашық, ал транзистор 12 жабық болады.

Бірінші жағдайда транзистор 12 арқылы сигнал жерге тұйықталған. Екінші жағдайда шығыс токтың А 1 -1 айырымының кванты үшінші ток айнасының 16 көмегімен шығатын токтың 1-А 1 квантына түрлендіріледі және одан кіріс ток кванты -А 0 шегеріледі. . Айырмалық сигнал 9 және 13 транзисторлардың біріктірілген эмитенттеріне беріледі, олардың жұмыс режимдері бірінші 10 және екінші 14 ығысу кернеу көздерімен орнатылады. Егер айырмашылық сигналы оң болса, яғни. транзистор 9 жабық және транзистор 13 ашық. Бұл жағдайда (4) өрнекті жүзеге асыратын ток кванты түріндегі 6 шығысына (1-А 1)-А 0 айырым сигналы шығады. Ағымдағы кванттар мәндерінің кез келген басқа комбинациялары үшін 4 шығысында ток болмайды.

Ерекшеліктер осы құрылғыныңкіріс (3 және 4 шығыстарында) және шығатын (5 және 6 шығыстарында) ток кванттары түріндегі шығыс сигналдарының көрінісі болып табылады. Бір бағыттағы барлық шығыс сигналдары қажет болған жағдайда, суретте көрсетілген дешифратор схемасы. 3. Оның суреттегі диаграммадан айырмашылығы. 2 қосымша екі ток айнасын 27 және 28 пайдалану болып табылады, олардың кірістеріне транзисторлардың 11 және 13 коллекторлары қосылған, ал шығыстары дешифратордың 5 және 6 шығыстары болып табылады. Нәтижесінде барлық шығыс сигналдары кіріс ток кванттарымен көрсетіледі.

Жоғарыдағы сипаттамадан көрініп тұрғандай, «2-де 4 Дешифратор» құрылғысының орындалуы 10-ға дейінгі ток кванттарының айырмасын құру арқылы сызықтық алгебра заңдары бойынша стандартты логикалық функциялар түрінде жүзеге асырылады. ағымдағы айналардағы элементтер көп жағдайда қоректендіру кернеуін төмендетуге мүмкіндік береді, және берілген барлық элементтерден бастап тізбектер белсенді режимде жұмыс істейді, бұл коммутация процесінде қанықтылықтың болмауын білдіреді және құрылғының жалпы өнімділігі артады. I 0 ток кванттарының тұрақты мәндерін пайдалану, сондай-ақ осы токтардың айырмашылығы бойынша шығыс сигналын анықтау тізбектің жұмыс істеуі сыртқы тұрақсыздандыратын факторларға (қоректендіру кернеуінің ауытқуы, радиациялық және температуралық әсерлер, жалпы режимдегі кедергілер және т.б.).

Суретте көрсетілген. 9, сур. 10, модельдеу нәтижелері ұсынылған схемалардың көрсетілген қасиеттерін растайды.

Осылайша, «2-де 4 декодер» логикалық құрылғысының қарастырылған схемалық шешімдері сигналдың екілік ток көрінісімен сипатталады және сызықтық алгебраны пайдаланып есептеу және басқару құрылғылары үшін негіз ретінде пайдаланылуы мүмкін, оның ерекше жағдайы буль алгебрасы болып табылады. .

БИБЛИОГРАФИЯ

1. АҚШ 6243319 B1 патенті, сур. 13.

2. АҚШ патенті 5604712 А.

3. АҚШ патенті 4514829 А.

4. Патент АҚШ 20120020179 A1.

5. АҚШ 6920078 B2 патенті.

6. АҚШ 6324117 B1 патенті, сур. 3.

7. Патенттік өтінім АҚШ 20040018019 A1.

8. АҚШ патенті 5568061 А.

9. АҚШ 5148480 А патенті, сур. 4.

10. Brzozowski I., Zachara L., Kos A. n-to-2n декодерлерінің әмбебап жобалау әдісі // Интегралды схемалар мен жүйелердің аралас дизайны (MIXDES), 2013 20-шы халықаралық конференция материалдары, 2013. - 279-бет. -284,сур. 1.

11. Субраманям М.В. Коммутация теориясы және логикалық дизайн / брандмауэр медиасы, 2011. Екіншіден, - 783 c, сур. 3.174.

12. SN74LVC1G139 2-ден 4-ке дейінгі жолды декодер [Электрондық ресурс]. URL: http://www.ti.com/lit/ds/symlink/sn741vc1g139.pdf.

13. АҚШ патенті 8159304, сур. 5.

14. АҚШ патенті № 5977829, сур. 1.

15. АҚШ патенті № 5789982, сур. 2.

16. АҚШ патенті № 5140282.

17. АҚШ патенті № 6624701, сур. 4.

18. АҚШ патенті № 6529078.

19. АҚШ патенті № 5734294.

20. АҚШ патенті № 5557220.

21. АҚШ патенті № 6624701.

22. RU патенті № 2319296.

23. Патент RU № 2436224.

24. Патент RU № 2319296.

25. Патент RU № 2321157.

26. АҚШ патенті 6556075, сур. 2.

27. АҚШ патенті 6556075, сур. 6.

28. Чернов Н.И., Югай В.Ю., Прокопенко Н.Н., т.б. Сызықтық кеңістіктердегі көп мәнді цифрлық құрылымдардың сызықтық синтезінің негізгі тұжырымдамасы // 11-ші Шығыс-Батыс дизайн және сынақ симпозиумы (EWDTS 2013). - Ростов-на-Дону, 2013. - 146-149 б.

29. Малюгин В.Д. Буль функцияларын арифметикалық көпмүшелер арқылы жүзеге асыру // Автоматтандыру және телемеханика, 1982. No 4. 84-93 беттер.

30. Чернов Н.И. Негізгі теория логикалық синтезнақты сандар өрісіндегі цифрлық құрылымдар // Монография. - Таганрог: ТРТУ, 2001. - 147 б.

31. Чернов Н.И. ASOIU цифрлық құрылымдарының сызықтық синтезі» // Оқу құралы. - Таганрог: TRTU, 2004 - 118 б.

1. Құрылғының бірінші (1) және екінші (2) логикалық кірістерін, құрылғының бірінші (3), екінші (4), үшінші (5), төртінші (6) ағымдағы логикалық шығыстарын қамтитын 2-4 декодер. , бірінші (7), екінші (8) және үшінші (9) шығыс транзисторлары, олардың негіздері біріктірілген және бірінші (10) ығысу кернеу көзіне қосылған, төртінші (11), бесінші (12) және алтыншы. (13) басқа түрдегі өткізгіштіктің шығыс транзисторлары, олардың негіздері біріктірілген және екінші (14) ығысу кернеу көзіне қосылған, бірінші (7) шығыс транзистордың эмитенті төртінші (11) эмитентке қосылған. ) шығыс транзисторы, екінші (8) шығыс транзистордың эмитенті бесінші (12) шығыс транзистордың эмитентіне, үшінші (9) шығыс транзисторының эмитенті алтыншы (13) шығыстың эмитентіне қосылған. транзистор, құрылғының бірінші (3) ток логикалық шығысы бірінші (7) шығыс транзистордың коллекторына, екінші (4) құрылғының ток логикалық шығысы үшінші (9) шығыс коллекторына қосылған. транзистор, шығыс транзистордың төртінші (11) коллекторы құрылғының үшінші (5) ток логикалық шығысына, алтыншы (13) шығыс транзисторының коллекторы төртінші (6) ток логикалық шығысына қосылған. Құрылғының бірінші (15) және екінші (16) ток айналары бірінші (17 ) қоректендіру шинасымен, үшінші (18) ток айнасы екінші (19) қуат көзінің шинасымен, қосалқы эталондық ток көзімен () сәйкестендіріледі. 20), құрылғының бірінші (1) логикалық кірісі үшінші (18) ток айнасының кірісіне қосылғанымен сипатталады , құрылғының екінші (2) логикалық кірісі бірінші (15) кірісіне қосылған. ) ток айнасы, бірінші (15) ток айнасының бірінші (21) ток шығысы екінші (8) және бесінші (12) шығыс транзисторлардың біріктірілген эмитенттеріне қосылады және қосалқы эталондық ток (20) арқылы қосылады. екінші (19) қоректендіру шинасына, бірінші (15) ток айнасының екінші (22) ток шығысы бірінші (7) және төртінші (11) шығыс транзисторлардың біріктірілген эмитенттеріне қосылады және бірінші ( 23) ток шығысы үшінші (18) ток айнасы, екінші (8) шығыс транзистордың коллекторы екінші (16) ток айнасының кірісіне қосылады, оның ток шығысы үшіншінің біріктірілген эмитенттеріне қосылған. (9) және алтыншы (13) шығыс транзисторлары және екінші (24) токқа үшінші (18) ток айнасының шығысы, ал бесінші (12) шығыс транзисторының коллекторы екінші (19) токқа қосылған. қуат беру шинасы.

2. 1-бапқа сәйкес 2-4 дешифратор, құрылғының бірінші (1) логикалық кірісінің үшінші (18) ток айнасының кірісіне бірінші қосымша инвертирлеу сатысы арқылы қосылғандығымен сипатталады. бірінші (17) қуат беру шинасына сәйкес келетін бірінші (26) қосымша ток айнасы.

3. 1-тармаққа сәйкес 2-4 дешифратор, төртінші (11) шығыс транзисторының коллекторы нысанда жасалған екінші қосымша инвертирлеу сатысы арқылы құрылғының үшінші (5) ток логикалық шығысына қосылғанымен сипатталады. екінші (19) қуат беру шинасына сәйкес келетін екінші (27) қосымша ток айнасының.

4. 1-тармаққа сәйкес 2-4 дешифратор, алтыншы (13) шығыс транзисторының коллекторы құрылғының төртінші (6) ток логикалық шығысына пішінде жасалған үшінші қосымша инвертирлеу сатысы арқылы қосылуымен сипатталады. екінші (19) қуат беру шинасына сәйкес келетін үшінші (28) қосымша ток айнасының.

Ұқсас патенттер:

Өнертабыс адаптивті қалпына келтіруі бар қысқартылған код кітапшасын қолданатын кодтау құралдарына қатысты. Техникалық нәтиже қабылдау жағынан жіберуші тарапқа берілетін ақпарат көлемін азайтудан тұрады.

Өнертабысқа қатысты компьютерлік технология, атап айтқанда бейне ақпаратының кодталуына. Техникалық нәтиже деректерді энтропиялық қабаттарға бөлу арқылы бейне ақпараттың биттік ағынын кодтау және декодтау тиімділігін арттыру болып табылады.

Өнертабыс бүтін сандар тізбегін кодтау әдісіне, сақтау құрылғысына және осындай кодталған тізбекті тасымалдайтын сигналға және осы кодталған тізбекті декодтау әдісіне қатысты.

Өнертабыс алдын ала кодтау әдісіне, сондай-ақ бірнеше кірісті көп шығыс (MIMO) жүйесінде алдын ала кодтау кодтық кітапшасын құру жүйесі мен әдісіне қатысты.

Өнертабыс цифрланған сигналдар қолданылатын технология саласына қатысты және олар байланыс құрылғыларында, сигналдарды жазуда, жазуда, ойнатуда, түрлендіруде, кодтауда және қысуда және автоматты басқару жүйелерінде қолданылуы мүмкін.

Өнертабыс телекоммуникация саласына, атап айтқанда криптографиялық құрылғылар саласына және электрондық ақпаратты тексеру әдістеріне қатысты. цифрлық қолтаңба(ЭСҚ). .

Өнертабыс цифрлық сигналдарды өңдеу саласына, атап айтқанда деректерді сығуға және бейне тізбектерінің энтропиялық кодтауын жақсартуға қатысты. Техникалық нәтиже - тиімділікті арттыру және энтропияны кодтаудың есептеу күрделілігін азайту. Синтаксистік элементтердің көптігінен тұратын деректер ағынын өңдеу әдісі мәндерінің пайда болу ықтималдығы жоғары синтаксистік элементтерді мәндерінің ықтималдығы төмен синтаксистік элементтермен ауыстыруға негізделген. Синтаксистік элемент үшін контекст анықталады және белгілі бір контекстке ие деректер ағынының үлгісінде сол синтаксистік элементтер мәндерінің пайда болу ықтималдығы есептеледі. Егер синтаксистік элемент мәнінің пайда болуының есептелген ықтималдығы берілген шекті мәннен жоғары болса, белгілі бір контекстке ие деректер ағынының синтаксистік элементтерін мәндерінің ықтималдығы төмен синтаксистік элементтермен ауыстырыңыз. 3 н. және 10 жалақы f-ly, 4 сырқат., 2 үстел.

Өнертабыс байланыс технологиясына қатысты және ақпараттық акустикалық сигналдардың спектрін өлшеуге арналған. Техникалық нәтиже – ақпараттық акустикалық сигналдар спектрін өлшеу дәлдігін арттыру, кеңейту функционалдылықлездік спектр мәндерін уақытша акустикалық сигналдың ұзақтығы реттелетін сегменттеріне байланыстыру арқылы құрылғылар. Осы мақсатта спектрді өлшеу әдісі жылдам Фурье түрлендіруінің (ФФТ) орнына дискретті косинус түрлендіруін (DCT) пайдаланады, бұл ажыратымдылықты жоғарылату, азайту арқылы дыбыстық сигналдардың спектрін өлшеу дәлдігін арттыруға мүмкіндік береді. спектрдегі терезенің бүйірлік лобтарының деңгейін өзгерту және спектрлік амплитуданы бағалау компоненттерінің тербелісін азайту, сонымен қатар бір, екі сигналдың орнына лездік спектр өлшенетін дыбыстық сигнал сегменттерінің ұзақтығын азайтуға мүмкіндік береді. (негізгі және қосымша) генерацияланады және қосымша сандық дыбыстық сигнал негізгіге ортогональды болады және өлшенген лездік спектр мәндері де байланысты , спектр модулі және сигналдың фазалық жиілік сипаттамасы уақыт-позициясы мен ұзақтығы- осы спектр өлшенетін уақытша дыбыстық сигналдың реттелетін сегменттері. 2 н.п. f-ly, 8 науқас.

Өнертабысқа қатысты сымсыз байланыс. Техникалық нәтиже шуға төзімділікті, сенімділікті және коммуникация тиімділігін арттырады, сонымен бірге энергияны тұтынуды азайтуға болады. Осы мақсатта әдіс мыналарды қамтиды: S1 қадамы, онда негізгі құрылғы белгілі бір кодтаушы арқылы реттілік кодын жасайды және байланыс сұрауына сәйкес алдын ала белгіленген уақыт кезеңі ішінде жүйелілік кодын әрбір бағынышты құрылғыға үздіксіз жібереді, мұнда спецификалық кодер - бұл ауыспалы регистр кері байланыс, барлық коэффициенттер мен бастапқы мәндер бір уақытта 0-ге тең емес, реті мен коэффициенттері қосылу сұранысына қатысты нақты көпмүше бойынша орындалады; алдын ала белгіленген уақыт кезеңі ұйқы және ояту циклін құрайтын ұйқы кезеңі мен құлды анықтау кезеңінің қосындысынан үлкен немесе оған тең; S2 қадамы, мұнда бағынышты құрылғы анықтау кезеңінде реттілік кодының үздіксіз бөлігін алады, кодтаушыға сәйкес келетін дешифратор арқылы реттілік кодын декодтайды және декодтау нәтижесіне сәйкес сәйкес әрекетті орындайды. 2 н. және 10 жалақы f-ly, 5 науқас.

Өнертабыс байланыс технологиясына қатысты және сигналдарды кодтау және декодтау үшін арналған. Техникалық нәтиже - сигналды кодтау және декодтау дәлдігінің жоғарылауы. Сигналдарды кодтау әдісі кіріс сигналына сәйкес жиілік доменінің сигналын алуды қамтиды; алдын ала анықталған бөлу ережесі бойынша жиілік доменінің сигналына алдын ала анықталған биттерді бөлу; разрядтар бөлінген жиілік доменінің сигналының ең жоғары жиілігі алдын ала анықталған мәннен асатын кезде жиілік аймағының сигналына разрядтардың бөлінуін реттеу; және жиілік доменінің сигналы үшін биттерді бөлуге сәйкес жиілік доменінің сигналын кодтау. 4 н. және 16 жалақы f-ly, 9 науқас.

Өнертабыс телекоммуникация саласына қатысты және жіберілген құпия ақпаратты қорғауға арналған. Техникалық нәтиже – шифрланған ақпараттың қауіпсіздігінің жоғары деңгейі. Ақпаратты шифрлау әдісі, оның ішінде он алтылық санау жүйесінде таңбалардың сәйкестіктер кестесін және олардың кеңістіктегі эквиваленттерін (00; FF) құру, бастапқы кестені өзгерту, бастапқы кестені ауыстыру арқылы жаңа сәйкестіктер кестесін құру, т.б. сәйкестіктер жолы бастапқы ақпаратты кодтайтын және сәйкес Юникод кодтау кестесін пайдаланып оны қажетті көлемге қысып, белгіленген таңбалар санына ауыстырылады. 2 үстел

Өнертабыс кодтауға/декодтауға қатысты сандық сигнал, үлгілердің дәйекті блоктарынан тұрады. Техникалық нәтиже кодталған дыбыс сапасын жақсарту болып табылады. Кодтау М дәйекті үлгілердің екі блогына салмақтау терезесін қолдануды қамтиды. Атап айтқанда, мұндай салмақтау терезесі асимметриялық болып табылады және жоғарыда аталған екі блок бойынша дәйекті түрде созылатын төрт бөлек секцияны қамтиды, бірінші бөлім бірінші уақыт аралығы кезінде ұлғаяды, екінші бөлім екінші уақыт аралығында тұрақты салмақ мәніне ие, үшінші секция уақыт өткен сайын азаяды.үшінші уақыт аралығы мен төртінші секция төртінші уақыт аралығында тұрақты салмақ мәніне ие болады. 6 н. және 11 жалақы f-ly, 10 науқас.

Өнертабыс өріске қатысты цифрлық өңдеусигналдарды, атап айтқанда цифрлық бейне кескіндерді кодтау-декодтау әдістеріне. Техникалық нәтиже - сигнал спектрінің жоғары жиілікті сипаты бар кескіндерге қатысты декодталған кескін сапасының аздап төмендеуімен бейне кескіндердің қысу коэффициентінің жоғарылауы. Сандық бейне кескіндерді кодтау-декодтау әдісі ұсынылған. Әдістемеге сәйкес, кодтау процесінде кодтау үшін пайдаланылатын, бірақ декодтау жағында басылатын бастапқы функцияны тегістеу үшін толқындық түрлендірудің төменгі жиілікті құрамдас бөлігіне қосымша жоғары жиілікті құрамдас сызық бойынша қосылады. төмен жиілікті сүзгіні пайдалану арқылы. Сонымен қатар, кодтау деректерді қысу коэффициентін жоғарылату және декодталған кескіннің сапасын сақтау екі мақсаты бар функционалдылықты пайдалана отырып жүзеге асырылады, ал кодтау сатысында байланыс шектеуі ретінде декодер сүзгісінің сипаттамалары ескеріледі. 8 науқас, 3 үстел.

Өнертабыс сымсыз байланыс технологиясы саласына қатысты. Техникалық нәтиже сигнал ағындары арасындағы дәйекті кедергілерді басу арқылы байланыс сапасын жақсарту болып табылады. Алдын ала кодтау әдісі мыналарды қамтиды: берілетін сигналда алдын ала кодтауды алдын ала өңдеуді орындау, берілетін сигналдың қуатын арттыруды тудыратын алдын ала өңдеу; таңдау ережесі бойынша қуатты шектеу алгоритмін таңдау; таңдалған қуатты шектеу алгоритмі бойынша алдын ала өңделген сигналда қуатты шектеу операциясын орындау; және қуат шектелген сигналға сәйкес алдын ала кодталған сигналды жасау. Осы өнертабыстың нұсқасы одан әрі жіберу құрылғысын, қабылдау құрылғысын және алдын ала кодтау жүйесін ашады. Осы өнертабыста қуатты шектеу операциясы арқылы сигнал берудегі қуатты шектеу операциясының кері әсерін мүмкіндігінше азайтуға болады, ал тарату қуаты қуатты шектеу операциясы арқылы шектеледі. 5 н. және 12 жалақы f-ly, 8 науқас.

Осы өнертабыс кодтау және декодтау саласына қатысты және жиілік конвертінің векторларын кванттау үшін арналған. Техникалық нәтиже - жиілік конверті векторларын кванттау тиімділігінің артуы. Әдіс мыналарды қамтиды: бір кадрдағы N жиілік конверттерін N1 векторларға бөлу, мұнда N1 векторларындағы әрбір вектор M жиілік конверттерін қамтиды; квантталған бірінші векторға сәйкес код сөзін алу үшін бірінші код кітапшасын пайдалану арқылы бірінші векторды N1 векторларға кванттау, мұнда аталған бірінші кодтық кітап 2B1 бөлімдеріне бөлінеді; квантталған бірінші векторға сәйкес кодтық сөзге сәйкес квантталған бірінші вектор аталған бірінші код кітапшасының 2В1 бөліктеріндегі i-ші бөлікпен байланысты екенін анықтау; ІІ бөлімнің код кітапшасы бойынша екінші код кітабын анықтау; және аталған екінші кодтық кітап негізінде екінші векторды N1 векторларына кванттау. Осы өнертабыстың нұсқаларында жиілік конверттері азырақ биттері бар код кітапшасын пайдалану арқылы жиілік конвертінің векторларында векторлық кванттауды орындауға болатындай кіші өлшемдердің көптеген векторларына бөлінген. 2 н. және 6 жалақы f-ly, 3 науқас.

Өнертабыстар тобы кодтау саласына жатады. Техникалық нәтиже деректерді қысу тиімділігін арттыру болып табылады. Кіріс деректерін кодтау әдісі (D1) деректер блоктары және/немесе деректер пакеттері сәйкес келетін элементтердің көптігін қамтитын кіріс деректер фрагменттерінің (D1) кем дегенде біреуінде айтарлықтай қайталанатын деректер блоктарын және/немесе деректер пакеттерін анықтауды қамтиды. элементтер көп биттерді қамтиды; деректердің айтарлықтай қайталанатын блоктарының және/немесе деректер пакеттерінің ішіндегі элементтердің тұрақты екендігін анықтау және/немесе деректердің айтарлықтай қайталанатын блоктары және/немесе деректер пакеттері ішіндегі элементтердің өзгеретінін анықтау; кем дегенде бір сәйкес таңбаны немесе анықтамалық деректер блогындағы және/немесе деректер пакетіндегі олардың сәйкес элементтерімен салыстырғанда өзгермейтін элементтердің өзгерісінің жоқтығын көрсететін кем дегенде бір сәйкес битті пайдалана отырып, өзгермейтін элементтерді кодталған деректерге (E2) кодтау; және өзгертілген элементтерді кодталған деректерге кодтау (E2). 6 н. және 28 жалақы f-ly, 8 науқас.

Өнертабыс шифрды шешуге қатысты. Техникалық нәтиже өнертапқыштық декодер көмегімен ақпаратты түрлендіру құрылғыларының өнімділігін арттырудан тұрады. Құрылғының бірінші логикалық кірісі үшінші ток айнасының кірісіне, құрылғының екінші логикалық кірісі бірінші ток айнасының кірісіне, бірінші ток айнасының бірінші ток шығысы біріктірілген екінші және бесінші шығыс транзисторлардың эмитенттері және қосалқы эталондық ток көзі арқылы екінші қорек көзінің шинасына қосылады, бірінші ток айнасының екінші ток шығысы бірінші және төртінші шығыс транзисторларының біріктірілген эмитенттеріне қосылады және үшінші ток айнасының бірінші ток шығысы, екінші шығыс транзистордың коллекторы екінші ток айнасының кірісіне қосылады, оның ток шығысы үшінші және алтыншы шығыс транзисторлардың біріктірілген эмитенттеріне қосылған және үшінші ток айнасының екінші ток шығысы, ал бесінші шығыс транзисторының коллекторы екінші қуат беру шинасына қосылады. 3 жалақы f-ly, 5 науқас.