Unități funcționale ale logicii combinatorii. Decodoare. Misiunea pentru muncă

Decodor K155 ID3, K1533ID1
Microcircuitul este un decodor binar-zecimal cu 15 ieșiri.

Concluzii 23, 22, 21 20 - informative. Acestea sunt folosite pentru a obține un cod binar cu o greutate de biți de 1, 2, 4, respectiv 8. La primirea unui cod, microcircuitul setează un „0” logic la ieșirea zecimală corespunzătoare codului (pinii 1-17). La toate celelalte ieșiri în acest moment există un „1”.

Toate cele de mai sus sunt adevărate numai dacă există un „0” la intrările S (pinii 18, 19), conectate prin „ȘI”. Dacă pe oricare dintre pini apare un „1”, toate ieșirile decodorului vor fi setate la „1”, indiferent de codul de intrare. Astfel, folosind intrările S și doar un singur invertor, este ușor să creșteți adâncimea de biți a decodorului la 32:

Un alt invertor va crește adâncimea de biți la 64:

Dacă trebuie să obțineți un decodor pentru un număr mai mare de biți, atunci este mai bine să utilizați același ID3 (în diagrama de mai jos - DD1) ca dispozitiv pentru selectarea microcircuitelor în loc de invertoare.

În funcție de cei mai importanți patru biți ai codului, activează unul sau altul decodor, organizând o linie completă de octeți (8 intrări binare, 256 de ieșiri zecimale).

——————————————-

Decodor K155ID4, K555ID4, KR1533ID4
Microcircuitul este format din două decodoare BCD identice cu două intrări (cod binar cu greutatea 1-2) și patru ieșiri (cod zecimal 0-3) fiecare. Intrările binare adresabile ale decodoarelor sunt conectate în paralel (pinii 3, 13 ai microcircuitului).

Fiecare decodor are propriile sale intrări de poartă. În circuitul decodorului superior, intrările de poartă sunt conectate prin „ȘI”, scopul lor este similar cu chipul ID3 - „0” logic pe ambele intrări permite decodarea, „1” pe oricare dintre ele transformă toate ieșirile decodorului la „1”. . Decodorul inferior în circuit are intrări stroboscopice conectate prin „ȘI”, dar cu inversarea uneia dintre ele. Astfel, decodificarea va avea loc dacă la intrările stroboscopice există semnale „1” și „0. Cu orice altă combinație, funcționarea decodorului va fi interzisă (la toate ieșirile „1”). Această organizare vă permite să construiți un decodor pentru 8 pe o singură carcasă fără a utiliza elemente suplimentare:

Similar cu cipul ID3, este ușor să creșteți adâncimea de biți în decodoarele bazate pe cipuri ID4:

Dacă este necesar, numărul de ieșiri ID4 poate fi crescut la 10 și transformat într-un decodor binar-zecimal incomplet cu 4 intrări și 10 ieșiri folosind o logică simplă:

Se poate vedea pinout-ul pinilor de alimentare TTL ai microcircuitelor din seria K155 (1533, 555, 133).

——————————————-

Chip K555ID5
Este analog cu 155ID4, cu singura diferență că ieșirile decodorului sunt asamblate conform unui circuit colector deschis:

Se poate vedea pinout-ul pinilor de alimentare TTL ai microcircuitelor din seria K155 (1533, 555, 133).

——————————————-

Chip K155ID1
Decodor parțial BCD cu 4 intrări și 10 ieșiri. Trăsătură distinctivă microcircuite - comutatoare de ieșire de înaltă tensiune cu un colector deschis. Microcircuitul are un minim de control - 4 intrari pentru furnizarea codului binar si 10 iesiri pentru afisarea codului primit in notatie zecimala (plus doua iesiri de putere).

Intrarea este controlată de nivelurile TTL. Ieșirile pot fi încărcate (de fapt, pentru asta este proiectat microcircuitul) cu indicatoare de descărcare în gaz de înaltă tensiune alimentate de o tensiune constantă sau pulsatorie de până la 300 V. Când se primește un cod binar la intrările 3, 6 , 7, 4, ieșirea corespunzătoare acestui cod este conectată la carcasă (- sursa de alimentare) . Toate celelalte ieșiri sunt închise în acest moment (au rezistență mare - „rupere”). Dacă la intrare este furnizat echivalentul binar al numerelor 10-15 (o intrare binară pe patru biți permite acest lucru), atunci toate ieșirile microcircuitului vor fi dezactivate. Schema de conectare indicator de descărcare de gaz la cipul 155ID1 este simplu:

Catozii descărcărilor sunt conectați la ieșirile decodorului, anodul comun prin rezistența R1 (minim 22 kOhm) la plusul sursei de alimentare a indicatorului de descărcare în gaz. Negativul acestei surse este conectat la firul negativ de alimentare al microcircuitului.

Se poate vedea pinout-ul pinilor de alimentare TTL ai microcircuitelor din seria K155 (1533, 555, 133).

——————————————-

Chip K555ID6
Un decodor zecimal binar incomplet care funcționează folosind același algoritm ca 155ID1. Singura diferență este că ieșirile ID6 au comutatoare obișnuite care produc niveluri TTL „0”, „1”.

La primirea unui cod binar, microcircuitul setează nivelul la „0” la ieșirea corespunzătoare și „1” la restul. Cu un cod de intrare de 10-15, „1” este prezent la toate ieșirile.

Se poate vedea pinout-ul pinilor de alimentare TTL ai microcircuitelor din seria K155 (1533, 555, 133).

——————————————-

Chip K555ID7, KR1533ID7, KR531ID7
Decodor BCD complet cu 3 intrări și opt ieșiri. Intrările sunt folosite pentru a furniza un cod binar din trei cifre, ieșirile sunt folosite pentru a scoate echivalentul său zecimal (nivelul activ este scăzut).

Pentru a semnaliza semnalul de ieșire, trei intrări S sunt conectate prin „ȘI”, dintre care două sunt inverse. Dacă există 4, 5, 6 niveluri „0”, „0”, „1” la intrări, respectiv, decodificarea este permisă; cu orice altă combinație, un nivel ridicat este setat la toate ieșirile decodorului. Datorită controlului avansat al porții, decodoarele pot fi combinate pentru a crește adâncimea de biți cu puține elemente suplimentare sau deloc. Ca exemplu, mai jos este un circuit decodor de 32 de biți care utilizează doar un singur invertor suplimentar.

Se poate vedea pinout-ul pinilor de alimentare TTL ai microcircuitelor din seria K155 (1533, 555, 133).

——————————————-

Chip K155ID10, K555ID10
Decodor zecimal binar parțial cu patru intrări și zece ieșiri.

În ceea ce privește locația pinii și logica de funcționare, este similar cu microcircuitul K155ID6, dar ieșirile ID10 sunt realizate conform unui circuit colector deschis, iar comutatoarele de ieșire sunt proiectate pentru un curent de ieșire destul de mare. La un nivel scăzut de ieșire, cheia decodorului seria 555 este capabilă să mențină un curent de până la 24 mA, seriile 155 și 133 - până la 80 mA. Când ieșirea tuturor serii este oprită, tensiunea de pe aceasta poate ajunge la 15 V, ceea ce vă permite să alimentați direct un releu electromagnetic de putere redusă:

Se poate vedea pinout-ul pinilor de alimentare TTL ai microcircuitelor din seria K155 (1533, 555, 133).

——————————————-

Microcircuit KR531ID14, KR1533ID14
Două decodoare BCD complete cu intrare pe doi biți și ieșire zecimală pe patru biți fiecare.

Când un cod binar din două cifre este aplicat la intrare, echivalentul său zecimal este setat la ieșirea corespunzătoare a decodorului. Intrările ambelor decodore sunt directe, ieșirile sunt inverse. În plus, fiecare dintre decodoare este conectat cu un semnal separat S (intrare inversă). Dacă există un „0” la intrarea stroboscopului, decodorul funcționează; dacă nivelul este ridicat, comută toate ieșirile în starea „1”.

Ca toate decodoarele KR1533(531)ID14 poate fi conectat în cascadă pentru a crește capacitatea de biți. Figura de mai jos prezintă o diagramă a unui decodor incomplet cu 4 intrări și 12 ieșiri, alcătuit din două carcase KR531ID14.

Se poate vedea pinout-ul pinilor de alimentare TTL ai microcircuitelor din seria K155 (1533, 555, 133).

——————————————-

Dispozitivele logice sunt împărțite în două clase: combinaționale și secvenţiale.

Dispozitivul este apelat combinațională, dacă semnalele sale de ieșire la un moment dat în timp sunt determinate în mod unic de semnalele de intrare care apar la acel moment în timp.

În caz contrar, dispozitivul se numește o mașină secvențială sau finită (mașină digitală, mașină cu memorie). Dispozitivele secvenţiale au în mod necesar elemente de memorie. Starea acestor elemente depinde de istoricul semnalelor de intrare. Semnalele de ieșire ale dispozitivelor seriale sunt determinate nu numai de semnalele disponibile la intrări acest moment timpul, dar și starea elementelor de memorie. Astfel, răspunsul unui dispozitiv serial la anumite semnale de intrare depinde de istoricul său de funcționare.

Dintre dispozitivele combinaționale și secvenţiale, cele mai utilizate în practică sunt cele tipice.

Criptatoare

Un encoder este un dispozitiv combinațional care convertește numerele zecimale într-un sistem de numere binar și fiecărei intrări i se poate atribui un număr zecimal, iar un set de semnale logice de ieșire corespunde unui cod binar specific. Codificatorul este uneori numit „coder” (din engleză codificator) și este folosit, de exemplu, pentru a converti numerele zecimale tastate pe tastatura unui panou de control cu ​​apăsare în numere binare.

Dacă numărul de intrări este atât de mare încât codificatorul utilizează toate combinațiile posibile de semnale de ieșire, atunci un astfel de encoder se numește complet, dacă nu tot, atunci incomplet. Numărul de intrări și ieșiri dintr-un encoder complet este legat de relația n = 2 m, unde n este numărul de intrări, m este numărul de ieșiri.

Astfel, pentru a converti un cod de tastatură într-un număr binar de patru cifre, este suficient să folosiți doar 10 intrări, în timp ce numărul complet posibile intrări va fi egal cu 16 (n = 2 4 = 16), deci codificatorul 10x4 (de la 10 la 4) va fi incomplet.

Să luăm în considerare un exemplu de construire a unui codificator pentru a converti un cod de unitate pe zece biți (numerele zecimale de la 0 la 9) în cod binar. Se presupune că semnalul corespunzător unuia logic este furnizat la o singură intrare la un moment dat. Simbol un astfel de codificator și tabelul de corespondență de cod sunt prezentate în Fig. 3.35.

Folosind acest tabel de corespondență, vom scrie expresii logice, incluzând în suma logică acele variabile de intrare care corespund unității unei variabile de ieșire. Deci, la ieșirea 1 va avea un „1” logic atunci când „1” logic este fie la intrare X 1, fie X 3, fie X 5, fie X 7, fie X 9, adică y 1 = X 1 + X 3 + X 5 + X 7 +X 9

În mod similar, obținem y 2 = X 2 + X 3 + X 6 + X 7 y 3 = X 4 + X 5 + X 6 + X 7 y 4 = X 8 + X 9

Să ne imaginăm în fig. 3.36 diagrama unui astfel de encoder folosind elemente SAU.
În practică, se folosește adesea un codificator prioritar. În astfel de codificatoare, codul numărului binar corespunde celui mai mare număr al intrării la care este aplicat semnalul „1”, adică semnalele pot fi trimise la codificatorul prioritar la mai multe intrări și setează codul numărului. corespunzătoare celei mai mari intrări la ieșire.

Să luăm ca exemplu (Fig. 3.37) un encoder prioritar (coder prioritar) K555IVZ din seria de microcircuite K555 (TTLSh).

Codificatorul are 9 intrări inverse, desemnate PR l, ..., PR 9. Abrevierea PR înseamnă prioritate. Codificatorul are patru ieșiri inverse B l, ..., B 8. Abrevierea B înseamnă „autobuz”. Numerele determină valoarea nivelului activ (zero) în bitul corespunzător al numărului binar. De exemplu, B 8 înseamnă că un zero pe această ieșire corespunde numărului 8. Evident, acesta este un encoder incomplet.

Dacă toate intrările sunt una logică, atunci toate ieșirile sunt, de asemenea, una logică, care corespunde cu numărul 0 din așa-numitul cod invers (1111). Dacă cel puțin o intrare are un zero logic, atunci starea semnalelor de ieșire este determinată de cel mai mare număr al intrării la care există un zero logic și nu depinde de semnalele de la intrările care au un număr mai mic.

De exemplu, dacă intrarea PR 1 este un zero logic și toate celelalte intrări sunt unul logic, atunci ieșirile au următoarele semnale: V 1 − 0, V 2 − 1, V 4 − 1, V 8 − 1, ceea ce corespunde la numărul 1 în cod invers (1110).

Dacă intrarea PR 9 este zero logic, atunci, indiferent de alte semnale de intrare, următoarele semnale sunt disponibile la ieșiri: V 1 − 0, V 2 − 1, V 4 − 1, V 8 − 0, care corespunde numărul 9 în codul invers (0110) .

Scopul principal al codificatorului este de a converti numărul sursei de semnal într-un cod (de exemplu, numărul butonului apăsat pe o anumită tastatură).

Decodoare

Se numește dispozitiv combinat, care convertește un cod binar de n biți într-un semnal logic care apare la ieșirea al cărei număr zecimal corespunde codului binar. Numărul de intrări și ieșiri în așa-numitul decodor complet este legat de relația m= 2 n, unde n este numărul de intrări și m este numărul de ieșiri. Dacă decodorul utilizează un număr incomplet de ieșiri, atunci un astfel de decodor se numește incomplet. Deci, de exemplu, un decodor care are 4 intrări și 16 ieșiri va fi complet, dar dacă ar fi doar 10 ieșiri, atunci ar fi incomplet.

Ca exemplu, să ne întoarcem la decodorul K555ID6 din seria K555 (Fig. 3.38).

Decodorul are 4 intrări directe, desemnate A 1, ..., A 8. Abrevierea A înseamnă „adresă” (din engleză adresa). Aceste intrări se numesc intrări de adresă. Numerele determină valorile nivelului activ (unul) în cifra corespunzătoare a numărului binar. Decodorul are 10 ieșiri inverse Y 0, ..., Y 9. Cifrele definesc numărul zecimal corespunzător numărului binar dat la intrări. Evident, acest decodor este incomplet.

Valoarea nivelului activ (zero) este ieșirea al cărei număr este egal cu numărul zecimal determinat de numărul binar de la intrare. De exemplu, dacă toate intrările sunt zerouri logice, atunci ieșirea Y 0 este zero logic, iar ieșirile rămase sunt unul logic. Dacă la intrarea A 2 există unul logic, iar la celelalte intrări există un zero logic, atunci la ieșirea Y 2 există un zero logic, iar la celelalte ieșiri există unul logic. Dacă intrarea este un număr binar mai mare decât 9 (de exemplu, toate intrările sunt una, ceea ce corespunde numărului binar 1111 și numărului zecimal 15), atunci toate ieșirile sunt una logică.

Decodorul este unul dintre dispozitivele logice utilizate pe scară largă. Este folosit pentru a construi diverse dispozitive combinate.

Criptoarele și decriptatoarele considerate sunt exemple ale celor mai simple convertoare de cod.

Convertoare de coduri

În general, acestea sunt dispozitive concepute pentru a converti un cod în altul și, adesea, efectuează conversii de cod non-standard. Convertizoarele de cod sunt desemnate cu X/Y.

Să luăm în considerare caracteristicile implementării convertorului folosind exemplul unui convertor de cod cu trei elemente în cinci elemente. Să presupunem că este necesar să implementăm tabelul de corespondență de cod prezentat în Fig. 3.39.

Aici N desemnează numărul zecimal corespunzător codului binar de intrare. Convertoarele de cod creează adesea un circuit decodor - codificator. Decodorul convertește codul de intrare într-un număr zecimal, iar apoi codificatorul generează codul de ieșire. Diagrama unui convertor creat conform acestui principiu este prezentată în Fig. 3.40, unde este utilizat un codificator cu diodă matriceală. Principiul de funcționare al unui astfel de convertor este destul de simplu. De exemplu, atunci când toate intrările decodorului sunt „O” logic, atunci la ieșirea sa 0 apare un „1” logic, ceea ce duce la apariția „1” la ieșirile 4 și 5, adică prima linie a codului tabelul de corespondență este implementat.


Industria produce un număr mare de criptoare, decriptoareși convertoare de cod, cum ar fi un decodor 4×16 cu stroboscop (K555IDZ), un convertor de cod pentru controlul unei matrice LED 7×5 (K155ID8), un convertor de cod pentru controlul unui indicator de scară (K155ID15), etc.

Decriptoarele vă permit să convertiți un tip de cod binar în altul. De exemplu, convertiți binar pozițional în octal liniar sau hexazecimal. Transformarea se realizează conform regulilor descrise în tabelele de adevăr, astfel încât construirea decodoarelor nu este dificilă. Pentru a construi un decodor, puteți folosi regulile.

Decodor zecimal

Să luăm în considerare un exemplu de dezvoltare a unui circuit decodor de la cod binar la cod zecimal. Codul zecimal este de obicei reprezentat ca un bit pe cifră zecimală. Există zece cifre într-un cod zecimal, așa că sunt necesare zece ieșiri de decodor pentru a afișa o zecimală. Semnalul de la acești pini poate fi aplicat. În cel mai simplu caz, puteți semna pur și simplu cifra afișată deasupra LED-ului.Tabelul de adevăr al decodorului zecimal este prezentat în Tabelul 1.

Tabelul 1. Tabelul de adevăr al decodorului zecimal.

Intrări				Ieșiri
8	4	2	1	0	1	2	3	4	5	6	7	8	9
0	0	0	0	1	0	0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0	0	0	0	0	0	0
0	0	1	1	0	0	0	1	0	0	0	0	0	0
0	1	0	0	0	0	0	0	1	0	0	0	0	0
0	1	0	1	0	0	0	0	0	1	0	0	0	0
0	1	1	0	0	0	0	0	0	0	1	0	0	0
0	1	1	1	0	0	0	0	0	0	0	1	0	0
1	0	0	0	0	0	0	0	0	0	0	0	1	0
1	0	0	1	0	0	0	0	0	0	0	0	0	1

Cipurile decodorului sunt prezentate în diagramele de circuit din Figura 2. Această figură arată denumirea decodorului zecimal binar, completul intern schema circuitului care este prezentat în figura 1.

Figura 2. Desemnarea grafică a unui decodor zecimal binar

Exact în același mod, puteți obține o schemă de circuit pentru orice alt decodor (decodor). Cele mai comune scheme sunt decriptoare octale și hexazecimale. Astfel de decodoare nu sunt în prezent folosite practic pentru afișare. Practic, astfel de decodoare sunt folosite ca componente ale modulelor digitale mai complexe.

Decodor cu șapte segmente

Adesea folosit pentru a afișa cifre zecimale și hexazecimale. Imagine indicator cu șapte segmente iar numele segmentelor sale este prezentat în Figura 3.

Figura 3. Imaginea unui indicator cu șapte segmente și numele segmentelor acestuia

Pentru a afișa numărul 0 pe un astfel de indicator, este suficient să iluminați segmentele a, b, c, d, e, f. Pentru a afișa numărul „1”, segmentele b și c sunt aprinse. Exact în același mod, puteți obține imagini cu toate celelalte cifre zecimale sau hexazecimale. Toate combinațiile de astfel de imagini sunt numite cod cu șapte segmente.

Să creăm un tabel de adevăr pentru un decodor care vă va permite să convertiți un cod binar într-unul cu șapte segmente. Lăsați segmentele să se aprindă la potențial zero. Apoi tabelul de adevăr al decodorului cu șapte segmente va lua forma prezentată în tabelul 2. Valoarea specifică a semnalelor la ieșirea decodorului depinde de ieșirea microcircuitului. Ne vom uita la aceste diagrame mai târziu, în capitolul despre afișare tipuri variate informație.

Tabelul 2. Tabelul de adevăr al decodorului cu șapte segmente

Intrări				Ieșiri
8	4	2	1	A	b	c	d	e	f	g
0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	1	0	0	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0
0	0	1	1	0	0	0	0	1	1	0
0	1	0	0	1	0	0	1	1	0	0
0	1	0	1	0	1	0	0	1	0	0
0	1	1	0	0	1	0	0	0	0	0
0	1	1	1	0	0	0	1	1	1	1
1	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0	1	0	0

În conformitate cu principiile construirii unui tabel de adevăr arbitrar dintr-un tabel de adevăr arbitrar, obținem o diagramă schematică a unui decodor cu șapte segmente care implementează tabelul de adevăr din tabelul 2. De data aceasta nu vom descrie în detaliu procesul de dezvoltare circuitul. Schema de circuit rezultată a decodorului cu șapte segmente este prezentată în Figura 4.

Deținătorii brevetului RU 2559705:

Invenția se referă la domeniul tehnologiei informatice, automatizării și poate fi utilizată în diverse structuri digitale și sisteme automate de control, transmisie de informații etc.

În diverse sisteme de calcul și control, decodoarele sunt utilizate pe scară largă, implementate pe baza logicii cuplate tranzistor-tranzistor și emițător, funcționând conform legilor algebrei booleene și având două stări logice de ieșire „0” și „1”, caracterizate prin potenţiale scăzute şi ridicate. Arhitectura clasică a decodorului a fost publicată în articole și cărți, iar microcircuite au fost produse comercial.

Un dezavantaj semnificativ al decodoarelor din această clasă este că elementele sale logice, folosind semnale binare potențiale, au o structură pe mai multe niveluri, care este imposibil sau ineficient de utilizat în procesele tehnologice moderne de joasă tensiune, precum și neliniaritatea modurilor de operare. a elementelor și criticitatea parametrilor de structură ai elementelor logice și a semnalelor de intrare. În cele din urmă, acest lucru duce la o scădere a performanței decriptoarelor cunoscute.

Ca dispozitive de procesare informatii digitale Se folosesc și cascade de tranzistori pentru conversia variabilelor logice de intrare (curenți), implementate pe baza oglinzilor de curent care implementează funcția de procesare logică a variabilelor de curent de intrare.

Un dezavantaj semnificativ al circuitelor cunoscute din această clasă este că nu implementează funcția de conversie a două semnale de curent de intrare, care au patru stări „00”, „01”, „10”, „11”, în patru semnale de curent de ieșire. . Acest lucru nu permite pe baza ei să se creeze o bază completă pentru instrumentele de procesare a semnalului cu variabile curente, care funcționează pe principiile algebrei liniare.

În lucrările, precum și în monografiile co-autorului acestei aplicații, se arată că algebra booleană este un caz special al unei algebre liniare mai generale, a cărei implementare practică în structura dispozitivelor de calcul și automatizare logică. a noii generații necesită crearea unei baze de elemente speciale, implementate pe baza logicii cu semnale de reprezentare internă cu două valori și mai multe valori, în care echivalentul unui semnal logic standard este un cuantum curent Ι 0. Dispozitivul revendicat „2 in 4 Decoder” aparține acestui tip de dispozitive logice și funcționează cu semnale de curent de intrare și generează un semnal de curent de ieșire.

Cel mai apropiat prototip al dispozitivului revendicat este dispozitivul logic „Decoder 2 în 4”, prezentat în brevetul US 5742154, care conține primele 1 și a doua 2 intrări logice ale dispozitivului, primele 3, a doua 4, a treia 5, a patra 6 ieșiri logice curente ale dispozitivului, primele 7, a doua 8 și a treia 9 tranzistoare de ieșire, ale căror baze sunt combinate și conectate la prima sursă de tensiune de polarizare 10, a patra 11, a cincea 12 și a șasea 13 tranzistoare de ieșire de un tip diferit de conductivitate, ale cărui baze sunt combinate și conectate la a doua sursă de tensiune cu 14 polarizare, emițătorul primului tranzistor cu 7 ieșiri conectat la emițătorul celui de-al patrulea tranzistor cu 11 ieșiri, emițătorul celui de-al doilea tranzistor cu 8 ieșiri este conectat la emițătorul celui de-al cincilea tranzistor cu 12 ieșiri, emițătorul celui de-al treilea tranzistor cu 9 ieșiri este conectat la emițătorul celui de-al șaselea tranzistor cu 13 ieșiri, primele 3 ieșiri logice de curent ale dispozitivului sunt conectate la colectorul primelor 7 ieșiri tranzistor, al doilea 4 ieșirea logică curentă a dispozitivului este conectată la colectorul celui de-al treilea tranzistor cu 9 ieșiri, colectorul celui de-al patrulea tranzistor cu 11 ieșiri este conectat la a treia ieșire logică curentă 5 a dispozitivului, colectorul celui de-al șaselea Tranzistorul cu 13 ieșiri este conectat la a patra ieșire logică de curent 6 a dispozitivului, primele 15 și a doua 16 oglinzi de curent sunt potrivite cu prima magistrală de alimentare cu 17, a treia oglindă de 18 curenți se potrivește cu a doua magistrală de alimentare cu 19, un auxiliar sursă de curent de referință 20.

Obiectivul principal al invenției propuse este de a crea element logic, care asigură decodarea stării a două variabile logice de intrare și formarea a patru semnale de ieșire în formă curentă. În cele din urmă, acest lucru face posibilă creșterea performanței dispozitivelor de conversie a informațiilor cunoscute folosind decodorul propus și crearea unei baze elementare de dispozitive de calcul care funcționează pe principiile algebrei liniare cu valori multiple.

Problema este rezolvată prin faptul că în dispozitivul logic „Decoder 2 în 4” (Fig. 1), care conține primele 1 și a doua 2 intrări logice ale dispozitivului, primele 3, a doua 4, a treia 5, a patra 6 ieșiri logice curente ale dispozitivului, primele 7, a doua 8 și a treia 9 tranzistoare de ieșire, ale căror baze sunt combinate și conectate la prima sursă de tensiune de polarizare 10, a patra 11, a cincea 12 și a șasea 13 tranzistoare de ieșire de un alt tip de conductivitate, ale cărui baze sunt combinate și conectate la a doua sursă de tensiune de 14 polarizare, emițătorul primului tranzistor cu 7 ieșiri este conectat la emițătorul celui de-al patrulea tranzistor de ieșire și, emițătorul celui de-al doilea tranzistor cu 8 ieșiri este conectat la emițătorul celui de-al cincilea tranzistor cu 12 ieșiri, emițătorul celui de-al treilea tranzistor cu 9 ieșiri este conectat la emițătorul celui de-al șaselea tranzistor cu 13 ieșiri, primele 3 ieșiri logice de curent ale dispozitivului sunt conectate la colectorul primelor 7 tranzistor de ieșire, al doilea Ieșirea logică de 4 curent a dispozitivului este conectată la colectorul celui de-al treilea tranzistor de 9 ieșiri, colectorul celui de-al patrulea tranzistor de 11 ieșiri este conectat la a treia ieșire logică de 5 curent a dispozitivului, colectorul de al șaselea tranzistor cu 13 ieșiri este conectat la a patra ieșire logică de curent 6 a dispozitivului, primele 15 și a doua 16 oglinzi de curent sunt potrivite cu prima magistrală de alimentare cu 17, a treia oglindă cu 18 curente, potrivită cu a doua magistrală de alimentare cu 19, o sursă auxiliară de curent de referință 20, sunt furnizate noi elemente și conexiuni - prima 1 intrare logică a dispozitivului este conectată la intrarea celei de-a treia 18 oglinzi de curent, a doua 2 intrare logică a dispozitivului conectată la intrarea primelor 15 oglindă de curent, primele 21 de ieșire de curent ale primelor 15 oglinzi de curent sunt conectate la emițătoarele combinate ale celui de-al doilea 8 și al cincilea 12 tranzistori de ieșire și printr-o sursă de curent de referință auxiliară 20 este conectată la a doua magistrală de alimentare 19, a doua 22 ieșirea de curent a primei 15 oglinzi de curent conectată la emițătorii combinați ai primelor 7 și a patra 11 tranzistoare de ieșire și conectată la primele 23 de ieșiri de curent ale celei de-a treia oglinzi de 18 curente, colectorul celui de-al doilea tranzistor cu 8 ieșiri este conectat la intrare a celei de-a doua 16 oglinzi de curent, a cărei ieșire de curent este conectată la emițătoarele combinate ale celui de-al treilea 9 și al șaselea 13 tranzistori de ieșire și este conectată la a doua ieșire de curent 24 a celei de-a treia 18 oglinzi de curent și colectorul celei de-a cincea 12 tranzistorul de ieșire este conectat la a doua magistrală de alimentare 19.

O diagramă schematică a unui dispozitiv logic prototip este prezentată în FIG. 1. în fig. Figura 2 prezintă o diagramă a dispozitivului revendicat în conformitate cu paragraful 1 al revendicărilor.

În fig. Figura 3 prezintă o diagramă a dispozitivului revendicat în conformitate cu clauza 2, clauza 3, clauza 4 din revendicări.

În fig. 4 prezintă o diagramă schematică din FIG. 3 în mediul de modelare computerizată MS9 cu implementarea specifică a principalelor unități funcționale (oglinzi de curent, surse de curent de referință).

În fig. Figura 5 prezintă rezultatele simulării pe calculator a circuitului din Fig. 4.

Dispozitiv logic „decodor 2 cu 4” fig. 2 conține primele 1 și a doua 2 intrări logice ale dispozitivului, primele 3, a doua 4, a treia 5, a patra 6 ieșiri logice curente ale dispozitivului, primele 7, a doua 8 și a treia 9 tranzistoare de ieșire, ale căror baze sunt combinate și conectate la prima sursă de tensiune 10 polarizare, al patrulea 11, al cincilea 12 și al șaselea 13 tranzistori de ieșire de un tip diferit de conductivitate, ale căror baze sunt combinate și conectate la a doua sursă de tensiune 14 polarizare, emițătorul primei Tranzistorul cu 7 ieșiri este conectat la emițătorul celui de-al patrulea tranzistor cu 11 ieșiri, emițătorul celui de-al doilea tranzistor cu 8 ieșiri este conectat la emițătorul celui de-al cincilea tranzistor cu 12 ieșiri, emițătorul celui de-al treilea tranzistor cu 9 ieșiri este conectat la emițătorul al șaselea tranzistor cu 13 ieșiri, primele 3 ieșiri logice de curent ale dispozitivului sunt conectate la colectorul primului tranzistor cu 7 ieșiri, a doua ieșire logică cu 4 curente a dispozitivului este conectată la colectorul celui de-al treilea tranzistor cu 9 ieșiri, colectorul al patrulea tranzistor cu 11 ieșiri este conectat la a treia ieșire logică de 5 curent a dispozitivului, colectorul celui de-al șaselea tranzistor cu 13 ieșiri este conectat la a patra ieșire logică cu 6 curent a dispozitivului, primele 15 și a doua 16 oglinzi de curent sunt potrivite cu prima magistrală de alimentare cu 17, a treia oglindă de 18 curent este asociată cu a doua magistrală de alimentare cu 19, sursa auxiliară de curent de referință 20. Prima 1 intrare logică a dispozitivului este conectată la intrarea celei de-a treia oglinzi cu 18 curent, a doua 2 intrare logică a dispozitivului este conectată la intrarea primei 15 oglinzi de curent, primele 21 de ieșire de curent ale primelor 15 oglinzi de curent sunt conectate la emițătorii combinați ai celor de-a doua 8 și a cincea 12 tranzistoare de ieșire și printr-o referință auxiliară sursa de curent 20 este conectată la a doua magistrală de alimentare 19, a doua ieșire de curent 22 a primei 15 oglinzi de curent este conectată la emițătorii combinați ai primelor 7 și a patra tranzistoare de ieșire și conectată la primele 23 de ieșire de curent ale celei de-a treia 18 oglindă de curent, colectorul celui de-al doilea 8 tranzistor de ieșire este conectat la intrarea celei de-a doua oglinzi de curent 16, a cărei ieșire de curent este conectată la emițătoarele combinate ale celui de-al treilea 9 și al șaselea 13 tranzistor de ieșire și este conectată la a doua ieșire de curent 24 a celei de-a treia oglinzi de curent cu 18, iar colectorul celui de-al cincilea tranzistor de ieșire cu 12 este conectat la a doua magistrală de alimentare cu 19.

În fig. 3, conform paragrafului 2 al revendicărilor, prima 1 intrare logică a dispozitivului este conectată la intrarea celei de-a treia 18 oglinzi de curent prin prima treaptă de inversare suplimentară, realizată sub forma unei prime 26 de oglinzi de curent suplimentare, asortată cu primul 17 magistral al sursei de alimentare.

În fig. 3 în conformitate cu paragraful 3 al revendicărilor, colectorul celui de-al patrulea tranzistor de 11 ieșiri este conectat la a treia ieșire logică de curent de 5 a dispozitivului printr-o a doua treaptă de inversare suplimentară, realizată sub forma unei a doua oglinzi suplimentare de 27 de curent, adaptată. cu a doua magistrală de alimentare 19.

în plus, în fig. 3 în conformitate cu paragraful 4 al revendicărilor, colectorul celui de-al șaselea tranzistor de 13 ieșiri este conectat la a patra ieșire logică de curent 6 a dispozitivului printr-o a treia treaptă de inversare suplimentară, realizată sub forma unei a treia oglindă de 28 de curent suplimentar, potrivită. cu a doua magistrală 19 a sursei de alimentare.

Să luăm în considerare funcționarea circuitului de decodor propus cu intrări și ieșiri de curent (Fig. 2.

Decodorul 2 până la 4 implementează funcții binecunoscute:

unde A 0 , A ¯ 0 sunt semnale directe și inverse la intrarea 1 a dispozitivului din fig. 2,

A 1 , A ¯ 1 - semnale directe și inverse la intrarea 2 a dispozitivului din Fig. 2.

O caracteristică a implementării lor în algebra liniară este utilizarea operației de diferență trunchiată în acest scop:

al cărui tabel de adevăr este prezentat mai jos

Din tabel rezultă că din patru combinații posibile de valori ale variabilelor de intrare, o singură valoare a funcției corespunde unei singure combinații corespunzătoare condiției A 0 > A 1 . Prin specificarea variabilelor de intrare directe și inverse în tabelul de adevăr, este posibil să se obțină o singură valoare a funcției corespunzătoare oricăreia dintre combinațiile posibile de valori ale variabilelor de intrare.

Aplicarea acestei operații are ca rezultat următoarea reprezentare a funcțiilor logice ale decodorului:

Implementarea acestor operațiuni se realizează după cum urmează.

Semnalele variabilelor de intrare A 0 și A 1 prin intrările logice 1 și 2 sunt furnizate la primele 15 și a treia 18 oglinzi de curent, cu ajutorul cărora semnalele specificate sunt înmulțite și semnul lor se schimbă. În acest caz, semnalul A 0 este transmis sub forma unui curent de ieșire (adică sub forma A 0) și, folosind a treia oglindă de curent 18, este convertit într-un curent de intrare (adică sub forma -A 0) , iar A1 este furnizat în formă directă sub forma unui curent de intrare (adică sub forma -A1) și cu ajutorul primei oglinzi de curent 15 este transformat într-un curent de ieșire (adică sub forma A1).

La punctul de conectare dintre ieșirile 22 ale primei oglinzi de curent 15 și 23 ale celei de-a treia oglinzi de curent 18, este implementată operația A1-A0. Semnalul de diferență este furnizat emițătorilor combinați ai tranzistorilor 7 și 11, ale căror moduri de funcționare sunt setate de primele 10 și a doua surse de tensiune polarizate.

Dacă semnalul de diferență este pozitiv, de ex. A 0 -A 1 >0, tranzistorul 7 este închis, iar tranzistorul 11 ​​este deschis, iar la ieșirea 5 este emis un cuantum de curent de intrare corespunzător lui -(A 0 -A 1) = A 1 -A 0, implementând expresia (2) . Pentru orice alte combinații de valori cuante curente, nu va exista curent la ieșirea 5.

Dacă A 0 -A 1 ≤ 0, atunci tranzistorul 7 este deschis, iar tranzistorul 11 ​​este închis și un cuantum al curentului care curge corespunzător lui A 0 -A 1 este emis la ieșirea 3, implementând expresia (3). Pentru orice alte combinații de valori cuante curente, nu va exista curent la ieșirea 3.

La punctul de conectare dintre ieșirea 21 a primei oglinzi de curent și sursa auxiliară de curent de referință 20, A1-1 este scăzut. Semnalul de diferență este furnizat emițătorilor combinați ai tranzistoarelor 8 și 12, ale căror moduri de funcționare sunt setate de primele 10 și a doua surse de 14 polarizare. Dacă semnalul de diferență este pozitiv, de ex. A 1 -1>0, tranzistorul 8 este închis, iar tranzistorul 12 este deschis. Dacă semnalul de diferență este mai mic sau egal cu zero, atunci tranzistorul 8 este deschis și tranzistorul 12 este închis.

În primul caz, semnalul prin tranzistorul 12 este scurtcircuitat la masă. În cel de-al doilea caz, cuantumul curentului de diferență de ieșire A 1 -1 este convertit cu ajutorul celei de-a treia oglinzi de curent 16 în cuantumul curentului de ieșire 1-A 1 și din acesta se scade cuantul curentului de intrare -A 0 . Semnalul de diferență este furnizat emițătorilor combinați ai tranzistoarelor 9 și 13, ale căror moduri de funcționare sunt setate de primele 10 și a doua surse de 14 polarizare. Dacă semnalul de diferență este pozitiv, de ex. tranzistorul 9 este închis și tranzistorul 13 este deschis. În acest caz, un semnal de diferență (1-A1)-A0 este transmis la ieșirea 6, sub forma unui cuantum de curent care curge, realizând expresia (4). Pentru orice alte combinații de valori cuante curente, nu va exista curent la ieșirea 4.

Specificații a acestui dispozitiv este reprezentarea semnalelor de ieșire sub formă de cuante de curent de intrare (la ieșirile 3 și 4) și de ieșire (la ieșirile 5 și 6). Pentru cazul în care sunt necesare toate semnalele de ieșire din aceeași direcție, circuitul decodor prezentat în FIG. 3. Diferența sa față de diagrama din Fig. 2 este utilizarea a două oglinzi de curent suplimentare 27 și 28, la intrările cărora sunt conectați colectorii tranzistorilor 11 și 13, iar ieșirile sunt ieșirile 5 și 6 ale decodorului. Ca rezultat, toate semnalele de ieșire sunt reprezentate de cuante de curent de intrare.

După cum se poate observa din descrierea de mai sus, implementarea dispozitivului „2 in 4 Decoder” se realizează sub forma unor funcții logice standard conform legilor algebrei liniare prin formarea unei diferențe în cuantele curente de 10. Implementarea elementele de pe oglinzile de curent permite în multe cazuri reducerea tensiunii de alimentare și, deoarece toate elementele date Circuitele funcționează într-un mod activ, ceea ce implică absența saturației în timpul procesului de comutare, iar performanța generală a dispozitivului crește. Utilizarea valorilor stabile ale cuantei de curent I 0, precum și determinarea semnalului de ieșire prin diferența acestor curenți, asigură că funcționarea circuitului este puțin dependentă de factorii externi de destabilizare (abaterea tensiunii de alimentare, efectele radiațiilor și ale temperaturii, interferențe în modul comun etc.).

Prezentat în FIG. 9, fig. 10, rezultatele simulării confirmă proprietățile indicate ale circuitelor propuse.

Astfel, soluțiile de circuit considerate ale dispozitivului logic „2 in 4 Decoder” sunt caracterizate printr-o reprezentare binară a curentului a semnalului și pot fi folosite ca bază pentru calcularea și controlul dispozitivelor care utilizează algebra liniară, un caz special al căruia este algebra booleană. .

BIBLIOGRAFIE

1. Brevet US 6243319 B1, fig. 13.

2. Brevetul SUA 5604712 A.

3. Brevetul SUA 4514829 A.

4. Brevet US 20120020179 A1.

5. Brevet US 6920078 B2.

6. Brevet US 6324117 B1, fig. 3.

7. Cerere de brevet US 20040018019 A1.

8. Brevetul SUA 5568061 A.

9. Brevet US 5148480 A, fig. 4.

10. Brzozowski I., Zachara L., Kos A. Universal design method of n-to-2n decoders // Mixed Design of Integrated Circuits and Systems (MIXDES), 2013 Proceedings of the 20th International Conference, 2013. - P. 279 -284,Fig. 1.

11. Subramanyam M.V. Teoria comutației și proiectarea logică / Firewall Media, 2011. În al doilea rând, - 783 c, Fig. 3.174.

12. SN74LVC1G139 2-to-4 Line Decoder [Resursă electronică]. URL: http://www.ti.com/lit/ds/symlink/sn741vc1g139.pdf.

13. Brevetul SUA 8159304, fig. 5.

14. Brevet US nr. 5977829, fig. 1.

15. Brevetul SUA nr. 5789982, fig. 2.

16. Brevetul SUA nr. 5140282.

17. Brevet US nr. 6624701, fig. 4.

18. Brevetul SUA nr. 6529078.

19. Brevetul SUA nr. 5734294.

20. Brevetul SUA nr. 5557220.

21. Brevetul SUA nr. 6624701.

22. Brevet RU nr. 2319296.

23. Brevet RU Nr. 2436224.

24. Brevet RU Nr. 2319296.

25. Brevet RU Nr. 2321157.

26. Brevetul SUA 6556075, fig. 2.

27. Brevetul SUA 6556075, fig. 6.

28. Chernov N.I., Yugai V.Y., Prokopenko N.N., et al. Conceptul de bază al sintezei liniare a structurilor digitale cu valori multiple în spații liniare // 11th East-West Design & Test Symposium (EWDTS 2013). - Rostov-pe-Don, 2013. - p. 146-149.

29. Malyugin V.D. Implementarea funcţiilor booleene prin polinoame aritmetice // Automation and Telemechanics, 1982. Nr. 4. pp. 84-93.

30. Cernov N.I. Teoria de bază sinteza logica structuri digitale peste domeniul numerelor reale // Monografie. - Taganrog: TRTU, 2001. - 147 p.

31. Cernov N.I. Sinteza liniară a structurilor digitale ale ASOIU" // Tutorial. - Taganrog: TRTU, 2004 - 118 p.

1. Un decodor 2 cu 4 care conține prima (1) și a doua (2) intrare logică a dispozitivului, prima (3), a doua (4), a treia (5), a patra (6) ieșiri logice curente ale dispozitivului , primul (7), al doilea (8) și al treilea (9) tranzistori de ieșire, ale căror baze sunt combinate și conectate la prima (10) sursă de tensiune de polarizare, a patra (11), a cincea (12) și a șasea (13) tranzistori de ieșire cu un alt tip de conductivitate, ale căror baze sunt combinate și conectate la a doua (14) sursă de tensiune de polarizare, emițătorul primului (7) tranzistor de ieșire este conectat la emițătorul celui de-al patrulea (11) ) tranzistor de ieșire, emițătorul celui de-al doilea (8) tranzistor de ieșire este conectat la emițătorul celui de-al cincilea (12) tranzistor de ieșire, emițătorul celui de-al treilea (9) tranzistor de ieșire este conectat la emițătorul celui de-al șaselea (13) ieșire tranzistor, prima (3) ieșire logică curentă a dispozitivului este conectată la colectorul primului (7) tranzistor de ieșire, a doua (4) ieșire logică curentă a dispozitivului este conectată la colectorul celei de-a treia (9) ieșiri tranzistor, colectorul celui de-al patrulea (11) tranzistor de ieșire este conectat la a treia (5) ieșire logică curentă a dispozitivului, colectorul celui de-al șaselea (13) tranzistor de ieșire este conectat la a patra (6) ieșire logică curentă a dispozitivului, prima (15) și a doua (16) oglinzi de curent sunt potrivite cu prima (17) magistrală de alimentare, a treia (18) oglindă de curent potrivită cu a doua (19) magistrală de alimentare, sursa auxiliară de curent de referință ( 20), caracterizată prin aceea că prima (1) intrare logică a dispozitivului este conectată la intrarea celei de-a treia (18) oglinzi de curent, a doua (2) intrare logică a dispozitivului este conectată la intrarea primei (15). ) oglindă de curent, prima (21) ieșire de curent a primei (15) oglinzi de curent este conectată la emițătorii combinați ai celui de-al doilea (8) și al cincilea (12) tranzistor de ieșire și printr-o sursă de referință auxiliară este conectat curentul (20). la a doua (19) magistrală de alimentare, a doua (22) ieșire de curent a primei (15) oglinzi de curent este conectată la emițătorii combinați ai primului (7) și al patrulea (11) tranzistori de ieșire și conectat la primul ( 23) curent de ieșire a treia (18) oglindă de curent, colectorul celui de-al doilea (8) tranzistor de ieșire este conectat la intrarea celei de-a doua (16) oglinzi de curent, a cărei ieșire de curent este conectată la emițătoarele combinate ale celei de-a treia. (9) și al șaselea (13) tranzistori de ieșire și este conectat la al doilea (24) curent la ieșirea celei de-a treia (18) oglinzi de curent, iar colectorul celui de-al cincilea (12) tranzistor de ieșire este conectat la al doilea (19) magistrală de alimentare.

2. Decodor 2 cu 4 conform revendicării 1, caracterizat prin aceea că prima (1) intrare logică a dispozitivului este conectată la intrarea celei de-a treia (18) oglinzi de curent prin prima treaptă de inversare suplimentară, realizată sub formă de o primă (26) oglindă de curent suplimentară, potrivită cu prima (17) magistrală de alimentare.

3. Decodor 2 cu 4 conform revendicării 1, caracterizat prin aceea că colectorul celui de-al patrulea (11) tranzistor de ieșire este conectat la a treia (5) ieșire logică de curent a dispozitivului printr-o a doua treaptă de inversare suplimentară, realizată sub forma a unei a doua (27) oglindă de curent suplimentară, potrivită cu a doua (19) magistrală de alimentare.

4. Decodor 2 cu 4 conform revendicării 1, caracterizat prin aceea că colectorul celui de-al șaselea (13) tranzistor de ieșire este conectat la a patra (6) ieșire logică de curent a dispozitivului printr-o a treia treaptă de inversare suplimentară, realizată sub forma a unei a treia (28) oglindă de curent suplimentară, potrivită cu a doua (19) magistrală de alimentare.

Brevete similare:

Invenția se referă la instrumente de codare care utilizează o carte de coduri abreviată cu resetare adaptivă. Rezultatul tehnic constă în reducerea cantității de informații transmise din partea de recepție către partea de transmisie.

Invenția se referă la tehnologia calculatoarelor, și anume la codificarea informațiilor video. Rezultatul tehnic este de a crește eficiența codificării și decodării fluxului de biți de informații video prin împărțirea datelor în straturi de entropie.

Invenţia se referă la o metodă de codificare a unei secvenţe de numere întregi, un dispozitiv de stocare şi un semnal care poartă o astfel de secvenţă codificată şi la o metodă de decodare a acestei secvenţe codificate.

Invenţia se referă la o metodă de precodare, precum şi la un sistem şi la o metodă pentru construirea unui registru de coduri de precodificare într-un sistem cu intrări multiple şi ieşiri multiple (MIMO).

Invenția se referă la domeniul tehnologiei în care sunt utilizate semnale digitizate și pot fi utilizate în dispozitive de comunicație, înregistrare, înregistrare, redare, conversie, codificare și comprimare a semnalelor și sisteme de control automat.

Invenţia se referă la domeniul telecomunicaţiilor, şi anume la domeniul dispozitivelor criptografice şi al metodelor de verificare electronică. semnatura digitala(EDS). .

Invenţia se referă la domeniul prelucrării semnalului digital, în special la compresia datelor şi îmbunătăţirea codării entropiei a secvenţelor video. Rezultatul tehnic este de a crește eficiența și de a reduce complexitatea de calcul a codificării entropiei. O metodă de procesare a unui flux de date constând dintr-o multitudine de elemente sintactice se bazează pe înlocuirea elementelor sintactice ale căror valori au o probabilitate mare de apariție cu elemente sintactice ale căror valori au o probabilitate scăzută. Se determină contextul pentru elementul sintactic și se calculează probabilitatea de apariție a valorilor acelor elemente sintactice în modelul de flux de date care au un anumit context. Înlocuiți elementele sintactice ale unui flux de date care au un anumit context, dacă probabilitatea calculată de apariție a valorii elementului sintactic este peste un anumit prag, cu elemente sintactice ale căror valori au o probabilitate scăzută. 3 n. si 10 salariu f-ly, 4 ill., 2 tabele.

Invenţia se referă la tehnologia comunicaţiilor şi este destinată măsurării spectrului de semnale acustice informaţionale. Rezultat tehnic - creșterea preciziei de măsurare a spectrului de semnale acustice informaționale, extinderea funcţionalitate dispozitive prin legarea valorilor instantanee ale spectrului la segmente reglabile pe durată ale unui semnal acustic temporar. În acest scop, metoda de măsurare a spectrului folosește transformata cosinus discretă (DCT) în loc de transformarea rapidă Fourier (FFT), ceea ce face posibilă creșterea preciziei de măsurare a spectrului de semnale acustice prin creșterea rezoluției, reducerea nivelul lobilor laterali ai transformării ferestrei în spectru și reducerea oscilației componentelor de estimare a amplitudinii spectrale și, de asemenea, vă permite să reduceți durata segmentelor de semnal acustic pe care este măsurat spectrul instantaneu, în timp ce în loc de unul, două semnale (principal și suplimentar) sunt generate, iar semnalul acustic digital suplimentar este ortogonal cu cel principal, iar valorile spectrului instantaneu măsurate sunt, de asemenea, legate, modulul de spectru și caracteristica fază-frecvență a semnalului de poziția de timp și durată - segmente reglabile ale semnalului acustic temporar pe care se măsoară acest spectru. 2 n.p. f-ly, 8 ill.

Invenția se referă la comunicații fără fir. Rezultatul tehnic este imunitatea sporită la zgomot, fiabilitatea și eficiența comunicării, în timp ce consumul de energie poate fi redus. În acest scop, metoda include: etapa S1, în care dispozitivul master generează un cod de secvență prin intermediul unui codificator specific și transmite continuu codul de secvență fiecărui dispozitiv slave pentru o perioadă de timp predeterminată conform unei cereri de comunicare, în care codificatorul specific este un registru de deplasare cu părere, realizat pe un anumit polinom, a cărui ordine și coeficienți sunt relaționați cu cererea de conectare, în timp ce toți coeficienții și valorile inițiale nu sunt egale cu 0 în același timp; o perioadă de timp predeterminată este mai mare sau egală cu suma perioadei de somn și a perioadei de detectare a slavei, constituind un ciclu de somn și trezire; etapa S2, în care dispozitivul slave primește porțiunea continuă a codului de secvență în perioada de detecție, decodifică codul de secvență printr-un decodor corespunzător codificatorului și efectuează o operație corespunzătoare în conformitate cu rezultatul decodării. 2 n. si 10 salariu f-ly, 5 ill.

Invenţia se referă la tehnologia comunicaţiilor şi este destinată codificării şi decodării semnalelor. Rezultatul tehnic este o creștere a preciziei de codificare și decodificare a semnalului. O metodă de codificare a semnalului include obţinerea unui semnal din domeniul frecvenţei conform unui semnal de intrare; alocarea de biţi predeterminaţi semnalului din domeniul frecvenţei în conformitate cu o regulă de alocare predeterminată; ajustarea alocării de biţi la semnalul din domeniul frecvenţei atunci când frecvenţa cea mai înaltă a semnalului din domeniul frecvenţei la care sunt alocaţi biţii depăşeşte o valoare predeterminată; şi codificarea semnalului din domeniul frecvenţei în conformitate cu alocarea de biţi pentru semnalul din domeniul frecvenţei. 4 n. si 16 salariu f-ly, 9 ill.

Invenția se referă la domeniul telecomunicațiilor și are ca scop protejarea informațiilor secrete transmise. Rezultatul tehnic este un nivel ridicat de securitate a informațiilor criptate. O metodă de criptare a informațiilor, inclusiv construirea unui tabel de corespondențe de caractere și echivalentele lor în spațiu (00; FF) în sistemul numeric hexazecimal, generarea unui nou tabel de corespondență prin schimbarea tabelului original, deplasarea tabelului original, de exemplu. șirul de potriviri este deplasat cu numărul specificat de caractere, codând informațiile originale și comprimându-le la volumul dorit folosind tabelul de codificare Unicode corespunzător. 2 mese

Invenţia se referă la codificare/decodare semnal digital, constând din blocuri succesive de mostre. Rezultatul tehnic este îmbunătățirea calității sunetului codificat. Codificarea implică aplicarea unei ferestre de ponderare la două blocuri de M mostre consecutive. În special, o astfel de fereastră de ponderare este asimetrică și conține patru secțiuni separate care se extind secvențial peste cele două blocuri menționate mai sus, prima secțiune crescând în timpul primului interval de timp, a doua secțiune având o valoare de ponderare constantă în timpul celui de-al doilea interval de timp, a treia. secţiunea scăzând în timp.al treilea interval de timp şi a patra secţiune are o valoare de ponderare constantă în timpul celui de-al patrulea interval de timp. 6 n. si 11 salariu f-ly, 10 bolnavi.

Invenția se referă la domeniu prelucrare digitală semnale, în special la metodele de codificare-decodare a imaginilor video digitale. Rezultatul tehnic este o creștere a raportului de compresie a imaginilor video cu o ușoară scădere a calității imaginii decodificate în raport cu imaginile care au o natură de înaltă frecvență a spectrului de semnal. Este propusă o metodă de codificare-decodare a imaginilor video digitale. Conform metodei, în timpul procesului de codificare, o componentă suplimentară de înaltă frecvență este adăugată linie cu linie la componenta de joasă frecvență a transformării wavelet pentru a netezi funcția originală, care este utilizată pentru codificare, dar este suprimată pe partea de decodificare. prin utilizarea unui filtru trece-jos. Mai mult, codificarea este implementată folosind funcționalitatea cu două obiective de a crește raportul de compresie a datelor și de a menține calitatea imaginii decodificate, iar caracteristicile filtrului decodor sunt luate în considerare ca o limitare de comunicare în etapa de codificare. 8 ilustrate, 3 tabele.

Invenţia se referă la domeniul tehnologiei comunicaţiilor fără fir. Rezultatul tehnic este de a îmbunătăți calitatea comunicației prin suprimarea interferențelor secvențiale dintre fluxurile de semnal. Metoda de pre-codificare include: efectuarea pre-procesării de pre-codificare a unui semnal de transmis, pre-procesarea determinând o creștere a puterii semnalului de transmis; selectarea unui algoritm de limitare a puterii conform regulii de selecție; efectuarea unei operaţii de limitare a puterii pe semnalul preprocesat conform algoritmului de limitare a puterii selectat; şi generarea unui semnal pre-codat conform semnalului de putere limitată. O variantă de realizare a prezentei invenţii dezvăluie în plus un dispozitiv de transmisie, un dispozitiv de recepţie şi un sistem de precodare. în prezenta invenţie, efectul advers exercitat de operaţia de limitare a puterii asupra transmisiei semnalului poate fi redus cât mai mult posibil în timp ce puterea de transmisie este limitată prin utilizarea operaţiei de limitare a puterii. 5 n. si 12 salariu f-ly, 8 ill.

Prezenta invenţie se referă la domeniul codificării şi decodării şi este destinată cuantificării vectorilor anvelope de frecvenţă. Rezultatul tehnic este o creștere a eficienței cuantizării vectorilor anvelopei de frecvență. Metoda include: împărțirea N plicuri de frecvență într-un cadru în N1 vectori, în care fiecare vector din N1 vectori include M plicuri de frecvență; cuantificarea primului vector în N1 vectori prin utilizarea unui prim registru de coduri pentru a obţine un cuvânt de cod corespunzător primului vector cuantificat, în care primul registru de coduri menţionat este împărţit în secţiuni 2B1; determinarea, în conformitate cu cuvântul de cod corespunzător primului vector cuantificat, că primul vector cuantizat este asociat cu o a i-a porţiune din porţiunile 2B1 ale primei cărţi de coduri menţionate; determinarea celei de-a doua cărți de coduri în conformitate cu cartea de coduri a secțiunii a I-a; şi cuantificarea celui de-al doilea vector în N1 vectori pe baza celui de-al doilea registru de coduri menţionat. în exemplele de realizare ale prezentei invenţii, anvelopele de frecvenţă sunt împărţite într-o multitudine de vectori cu dimensiuni mai mici, astfel încât cuantificarea vectorială să poată fi efectuată pe vectorii anvelopei de frecvenţă prin utilizarea unui cod de cod cu mai puţini biţi. 2 n. si 6 salariu f-ly, 3 ill.

Grupul de invenții se referă la domeniul codificării. Rezultatul tehnic este creșterea eficienței compresiei datelor. O metodă pentru codificarea datelor de intrare (D1) include definirea blocurilor de date și/sau pachetelor de date care se repetă în mod substanțial în cel puțin unul dintre fragmentele de date de intrare (D1), în care blocurile de date și/sau pachetele de date includ o multitudine corespunzătoare de elemente, în care elementele includ o multitudine de biţi; determinarea dacă elementele din blocurile de date și/sau pachetele de date care se repetă substanțial sunt constante și/sau determinarea faptului că elementele din blocurile de date și/sau pachete de date care se repetă substanțial se schimbă; codificarea elementelor imuabile în date codificate (E2) utilizând cel puţin un simbol corespunzător sau cel puţin un bit corespunzător care indică nicio modificare a elementelor imuabile în comparaţie cu elementele lor corespunzătoare din blocul de date de referinţă şi/sau pachetul de date; şi codificarea elementelor modificate în date codificate (E2). 6 n. si 28 de salariu f-ly, 8 ill.

Invenția se referă la decriptoare. Rezultatul tehnic constă în creșterea performanței dispozitivelor de conversie a informațiilor cu ajutorul decodorului inventiv. Prima intrare logică a dispozitivului este conectată la intrarea celei de-a treia oglinzi de curent, a doua intrare logică a dispozitivului este conectată la intrarea primei oglinzi de curent, prima ieșire de curent a primei oglinzi de curent este conectată la combinatul emițătorii celui de-al doilea și al cincilea tranzistor de ieșire și printr-o sursă auxiliară de curent de referință este conectată la a doua magistrală de alimentare, a doua ieșire de curent a primei oglinzi de curent este conectată la emițătorii combinați ai primului și al patrulea tranzistor de ieșire și conectată la prima ieșire de curent a celei de-a treia oglinzi de curent, colectorul celui de-al doilea tranzistor de ieșire este conectat la intrarea celei de-a doua oglinzi de curent, a cărui ieșire de curent este conectată la emițătorii combinați ai celui de-al treilea și al șaselea tranzistor de ieșire și este conectat cu a doua ieșire de curent a celei de-a treia oglinzi de curent, iar colectorul celui de-al cincilea tranzistor de ieșire este conectat la a doua magistrală de alimentare. 3 salariu f-ly, 5 ill.