Funkčné jednotky kombinatorickej logiky. Dekodéry. Zadanie do práce

Dekodér K155 ID3, K1533ID1
Mikroobvod je binárno-desiatkový dekodér s 15 výstupmi.

Závery 23, 22, 21 20 - informatívne. Používajú sa na získanie binárneho kódu s bitovou váhou 1, 2, 4, 8, resp. Pri príjme kódu mikroobvod nastaví logickú „0“ na desiatkovom výstupe zodpovedajúcom kódu (piny 1-17). Na všetkých ostatných výstupoch je v tomto čase „1“.

Všetko vyššie uvedené platí len vtedy, ak je na vstupoch S (kolíky 18, 19) „0“ prepojené cez „AND“. Ak sa na niektorom z kolíkov objaví „1“, všetky výstupy dekodéra sa nastavia na „1“ bez ohľadu na vstupný kód. Takže pomocou vstupov S a len jedného meniča je ľahké zvýšiť bitovú hĺbku dekodéra na 32:

Ďalší invertor zvýši bitovú hĺbku na 64:

Ak potrebujete získať dekodér pre väčší počet bitov, potom je lepšie použiť rovnaké ID3 (na obrázku nižšie - DD1) ako zariadenie na výber mikroobvodov namiesto meničov.

V závislosti od štyroch najvýznamnejších bitov kódu aktivuje jeden alebo druhý dekodér a zorganizuje kompletný bajtový riadok (8 binárnych vstupov, 256 desiatkových výstupov).

——————————————-

Dekodér K155ID4, K555ID4, KR1533ID4
Mikroobvod pozostáva z dvoch identických BCD dekodérov s dvomi vstupmi (binárny kód s váhou 1-2) a štyrmi výstupmi (desatinný kód 0-3). Adresovateľné binárne vstupy dekodérov sú zapojené paralelne (piny 3, 13 mikroobvodu).

Každý dekodér má svoje vlastné hradlové vstupy. V hornom obvode dekodéra sú hradlové vstupy zapojené cez „AND“, ich účel je podobný čipu ID3 – logická „0“ na oboch vstupoch umožňuje dekódovanie, „1“ na ktoromkoľvek z nich prepne všetky výstupy dekodéra na „1“ . Dekodér nižšie v obvode má stroboskopické vstupy pripojené cez „AND“, ale s inverziou jedného z nich. K dekódovaniu teda dôjde, ak sú na stroboskopických vstupoch signály „1“ a „0.“ Pri akejkoľvek inej kombinácii bude činnosť dekodéra zakázaná (na všetkých výstupoch „1“). Táto organizácia vám umožňuje zostaviť dekodér pre 8 iba na jednom puzdre bez použitia ďalších prvkov:

Podobne ako v prípade čipu ID3 je ľahké zvýšiť bitovú hĺbku v dekodéroch založených na čipoch ID4:

V prípade potreby je možné počet výstupov ID4 zvýšiť na 10 a pomocou jednoduchej logiky premeniť na neúplný binárno-desiatkový dekodér so 4 vstupmi a 10 výstupmi:

Je možné vidieť vývod napájacích kolíkov TTL mikroobvodov série K155 (1533, 555, 133).

——————————————-

Čip K555ID5
Je analogický s 155ID4 s jediným rozdielom, že výstupy dekodéra sú zostavené podľa obvodu s otvoreným kolektorom:

Je možné vidieť vývod napájacích kolíkov TTL mikroobvodov série K155 (1533, 555, 133).

——————————————-

Čip K155ID1
Čiastočný BCD dekodér so 4 vstupmi a 10 výstupmi. Výrazná vlastnosť mikroobvody - vysokonapäťové výstupné spínače s otvoreným kolektorom. Mikroobvod má minimum ovládania - 4 vstupy pre napájanie binárneho kódu a 10 výstupov pre zobrazenie prijatého kódu v desiatkovej sústave (plus dva výkonové výstupy).

Vstup je riadený úrovňami TTL. Výstupy môžu byť zaťažené (v skutočnosti je to to, na čo je mikroobvod určený) vysokonapäťovými indikátormi plynového výboja napájanými konštantným alebo pulzujúcim napätím do 300 V. Pri príjme binárneho kódu na vstupoch 3, 6 , 7, 4, výstup zodpovedajúci tomuto kódu je pripojený ku krytu (- napájanie) . Všetky ostatné výstupy sú v tomto čase zatvorené (majú vysoký odpor - „zlomenie“). Ak je na vstup privedený binárny ekvivalent čísel 10-15 (umožňuje to štvorbitový binárny vstup), všetky výstupy mikroobvodu budú deaktivované. Schéma zapojenia indikátor vypúšťania plynu na čip 155ID1 je jednoduchý:

Katódy výbojov sú pripojené na výstupy dekodéra, spoločná anóda cez odpor R1 (minimálne 22 kOhm) na plus napájanie indikátora výboja. Zápor tohto zdroja je pripojený k zápornému silovému vodiču mikroobvodu.

Je možné vidieť vývod napájacích kolíkov TTL mikroobvodov série K155 (1533, 555, 133).

——————————————-

Čip K555ID6
Neúplný binárny desiatkový dekodér, ktorý pracuje pomocou rovnakého algoritmu ako 155ID1. Jediný rozdiel je v tom, že výstupy ID6 majú bežné spínače, ktoré produkujú úrovne TTL „0“, „1“.

Pri príjme binárneho kódu mikroobvod nastaví úroveň na „0“ na príslušnom výstupe a „1“ na zvyšok. Pri vstupnom kóde 10-15 je „1“ prítomná na všetkých výstupoch.

Je možné vidieť vývod napájacích kolíkov TTL mikroobvodov série K155 (1533, 555, 133).

——————————————-

Čip K555ID7, KR1533ID7, KR531ID7
Plný BCD dekodér s 3 vstupmi a ôsmimi výstupmi. Vstupy slúžia na dodanie trojmiestneho binárneho kódu, výstupy slúžia na výstup jeho desiatkového ekvivalentu (aktívna úroveň je nízka).

Na strobovanie výstupného signálu sú tri vstupy S spojené cez „AND“, z ktorých dva sú inverzné. Ak je na vstupoch 4, 5, 6 úrovní „0“, „0“, „1“, dekódovanie je povolené, pri akejkoľvek inej kombinácii je nastavená vysoká úroveň na všetkých výstupoch dekodéra. Vďaka pokročilému ovládaniu hradla je možné dekodéry kombinovať na zvýšenie bitovej hĺbky s malými alebo žiadnymi ďalšími prvkami. Ako príklad nižšie je 32-bitový dekodérový obvod využívajúci len jeden dodatočný menič.

Je možné vidieť vývod napájacích kolíkov TTL mikroobvodov série K155 (1533, 555, 133).

——————————————-

Čip K155ID10, K555ID10
Čiastočný binárny dekadický dekodér so štyrmi vstupmi a desiatimi výstupmi.

Pokiaľ ide o umiestnenie kolíkov a logiku činnosti, je to podobné ako mikroobvod K155ID6, ale výstupy ID10 sú vyrobené podľa obvodu s otvoreným kolektorom a výstupné spínače sú navrhnuté pre pomerne veľký výstupný prúd. Pri nízkej výstupnej úrovni je kľúč dekodéra série 555 schopný udržať prúd až 24 mA, série 155 a 133 - až 80 mA. Keď je výstup všetkých sérií vypnutý, napätie na ňom môže dosiahnuť 15 V, čo vám umožňuje priamo napájať nízkoenergetické elektromagnetické relé:

Je možné vidieť vývod napájacích kolíkov TTL mikroobvodov série K155 (1533, 555, 133).

——————————————-

Mikroobvod KR531ID14, KR1533ID14
Dva plné BCD dekodéry s dvojbitovým vstupom a štvorbitovým desiatkovým výstupom.

Keď sa na vstup aplikuje dvojciferný binárny kód, na príslušnom výstupe dekodéra sa nastaví jeho desiatkový ekvivalent. Vstupy oboch dekodérov sú priame, výstupy sú inverzné. Okrem toho je každý z dekodérov hradlovaný samostatným signálom S (inverzný vstup). Ak je na stroboskopickom vstupe „0“, dekodér funguje, ak je úroveň vysoká, prepne všetky výstupy do stavu „1“.

Ako všetky dekodéry KR1533(531)ID14 je možné zapojiť do kaskády pre zvýšenie bitovej kapacity. Na obrázku nižšie je znázornená schéma neúplného dekodéra so 4 vstupmi a 12 výstupmi, ktorý sa skladá z dvoch krytov KR531ID14.

Je možné vidieť vývod napájacích kolíkov TTL mikroobvodov série K155 (1533, 555, 133).

——————————————-

Logické zariadenia sú rozdelené do dvoch tried: kombinačné a sekvenčné.

Zariadenie je tzv kombinačné, ak jeho výstupné signály v určitom časovom bode sú jednoznačne určené vstupnými signálmi vyskytujúcimi sa v tomto časovom bode.

V opačnom prípade sa zariadenie nazýva sekvenčný alebo konečný automat (digitálny stroj, stroj s pamäťou). Sekvenčné zariadenia majú nevyhnutne pamäťové prvky. Stav týchto prvkov závisí od histórie vstupných signálov. Výstupné signály sériových zariadení nie sú určené len signálmi dostupnými na vstupoch tento momentčas, ale aj stav pamäťových prvkov. Reakcia sériového zariadenia na určité vstupné signály teda závisí od jeho prevádzkovej histórie.

Spomedzi kombinačných aj sekvenčných zariadení sú v praxi najpoužívanejšie tie typické.

Šifrovače

Kodér je kombinačné zariadenie, ktoré konvertuje desiatkové čísla na binárny číselný systém, pričom každému vstupu môže byť priradené desiatkové číslo a množina výstupných logických signálov zodpovedá špecifickému binárnemu kódu. Kódovač sa niekedy nazýva „kódovač“ (z anglického kodér) a používa sa napríklad na prevod desiatkových čísel napísaných na klávesnici tlačidlového ovládacieho panela na binárne čísla.

Ak je počet vstupov taký veľký, že kódovač využíva všetky možné kombinácie výstupných signálov, potom sa takýto kódovač nazýva úplný, ak nie všetky, tak neúplný. Počet vstupov a výstupov v kompletnom kódovači súvisí so vzťahom n = 2 m, kde n je počet vstupov, m je počet výstupov.

Na prevod kódu klávesnice na štvormiestne binárne číslo teda stačí použiť iba 10 vstupov, pričom plný počet možné vstupy sa bude rovnať 16 (n = 2 4 = 16), takže kódovač 10x4 (od 10 do 4) bude neúplný.

Zoberme si príklad konštrukcie kodéra na konverziu desaťbitového jednotkového kódu (desatinné čísla od 0 do 9) na binárny kód. Predpokladá sa, že signál zodpovedajúci logickej jednotke je v danom čase privádzaný len na jeden vstup. Symbol takýto kódovač a kódová korešpondenčná tabuľka sú znázornené na obr. 3.35.

Pomocou tejto korešpondenčnej tabuľky napíšeme logické výrazy, do logického súčtu zahrnieme tie vstupné premenné, ktoré zodpovedajú jednotke nejakej výstupnej premennej. Takže na výstupe 1 bude mať logickú „1“, keď je logická „1“ buď na vstupe X 1, alebo X 3, alebo X 5, alebo X 7, alebo X 9, t.j. y 1 = X 1 + X3 + X5 + X7 + X 9

Podobne dostaneme y 2 = X 2 + X 3 + X 6 + X 7 y 3 = X 4 + X 5 + X 6 + X 7 y 4 = X 8 + X 9

Predstavme si na obr. 3.36 diagram takéhoto kódovača pomocou prvkov OR.
V praxi sa často používa prioritný kódovač. V takýchto kódovačoch kód binárneho čísla zodpovedá najvyššiemu číslu vstupu, na ktorý je privedený signál „1“, t. j. signály možno posielať do prioritného kódovača na niekoľkých vstupoch a nastavuje kód čísla. zodpovedajúce najvyššiemu vstupu na výstupe.

Uvažujme ako príklad (obr. 3.37) prioritný kodér (prioritný kodér) K555IVZ z radu mikroobvodov K555 (TTLSh).

Snímač má 9 inverzných vstupov označených PR l, ..., PR 9. Skratka PR znamená prioritu. Snímač má štyri inverzné výstupy B l, ..., B 8. Skratka B znamená „bus“. Čísla určujú hodnotu aktívnej úrovne (nuly) v príslušnom bite binárneho čísla. Napríklad B 8 znamená, že nula na tomto výstupe zodpovedá číslu 8. Je zrejmé, že ide o neúplný kódovač.

Ak sú všetky vstupy logickou jednotkou, potom sú aj všetky výstupy logickou jednotkou, čo zodpovedá číslu 0 v takzvanom inverznom kóde (1111). Ak má aspoň jeden vstup logickú nulu, potom je stav výstupných signálov určený najvyšším číslom vstupu, na ktorom je logická nula, a nezávisí od signálov na vstupoch, ktoré majú nižšie číslo.

Napríklad, ak je vstup PR 1 logická nula a všetky ostatné vstupy sú logická jednotka, potom výstupy majú nasledujúce signály: V 1 − 0, V 2 − 1, V 4 − 1, V 8 − 1, čo zodpovedá na číslo 1 v inverznom kóde (1110).

Ak je vstup PR 9 logická nula, potom bez ohľadu na ostatné vstupné signály sú na výstupoch dostupné tieto signály: V 1 − 0, V 2 − 1, V 4 − 1, V 8 − 0, čo zodpovedá číslo 9 v inverznom kóde (0110) .

Hlavným účelom kódovača je previesť číslo zdroja signálu na kód (napríklad číslo stlačeného tlačidla na určitej klávesnici).

Dekodéry

Nazýva sa to kombinované zariadenie, ktorý konvertuje n-bitový binárny kód na logický signál, ktorý sa objaví na výstupe, ktorého desatinné číslo zodpovedá binárnemu kódu. Počet vstupov a výstupov v takzvanom kompletnom dekodéri súvisí so vzťahom m= 2 n, kde n je počet vstupov a m je počet výstupov. Ak dekodér používa neúplný počet výstupov, potom sa takýto dekodér nazýva neúplný. Takže napríklad dekodér, ktorý má 4 vstupy a 16 výstupov, bude kompletný, ale ak by tam bolo len 10 výstupov, tak by bol neúplný.

Ako príklad sa obrátime na dekodér K555ID6 série K555 (obr. 3.38).

Dekodér má 4 priame vstupy označené A 1, ..., A 8. Skratka A znamená „address“ (z anglickej adresy). Tieto vstupy sa nazývajú adresové vstupy. Čísla určujú hodnoty aktívnej úrovne (jedna) v zodpovedajúcej číslici binárneho čísla. Dekodér má 10 inverzných výstupov Y 0, ..., Y 9. Číslice definujú desatinné číslo zodpovedajúce danému binárnemu číslu na vstupoch. Je zrejmé, že tento dekodér je neúplný.

Hodnota aktívnej úrovne (nula) je výstup, ktorého číslo sa rovná desiatkovému číslu určenému binárnym číslom na vstupe. Napríklad, ak sú všetky vstupy logické nuly, potom výstup Y 0 je logická nula a zvyšné výstupy sú logická jednotka. Ak je na vstupe A 2 logická jednička a na ostatných vstupoch je logická nula, potom na výstupe Y 2 je logická nula a na ostatných výstupoch je logická jednička. Ak je vstupom binárne číslo väčšie ako 9 (napríklad všetky vstupy sú jednotky, čo zodpovedá binárnemu číslu 1111 a desiatkovému číslu 15), potom sú všetky výstupy logickou jednotkou.

Dekodér je jedným z najpoužívanejších logických zariadení. Používa sa na stavbu rôznych kombinovaných zariadení.

Uvažované šifrovače a dešifrovače sú príkladmi najjednoduchších prevodníkov kódu.

Prevodníky kódov

Vo všeobecnosti sú to zariadenia určené na konverziu jedného kódu na druhý a často vykonávajú neštandardné konverzie kódu. Prevodníky kódov sú označené X/Y.

Uvažujme o vlastnostiach implementácie prevodníka na príklade prevodníka kódu z troch prvkov na päť prvkov. Predpokladajme, že je potrebné implementovať tabuľku zhody kódu znázornenú na obr. 3.39.

N tu označuje desiatkové číslo zodpovedajúce vstupnému binárnemu kódu. Prevodníky kódov často vytvárajú obvod dekodér - kódovač. Dekodér konvertuje vstupný kód na nejaké desatinné číslo a potom kodér vygeneruje výstupný kód. Schéma meniča vytvoreného podľa tohto princípu je znázornená na obr. 3.40, kde je použitý maticový diódový kódovač. Princíp fungovania takéhoto prevodníka je pomerne jednoduchý. Napríklad, keď sú všetky vstupy dekodéra logické „O“, potom sa na jeho výstupe 0 objaví logická „1“, čo vedie k výskytu „1“ na výstupoch 4 a 5, t.j. v prvom riadku kódu. je implementovaná korešpondenčná tabuľka.


Priemysel vyrába veľké množstvo šifrovačov, dešifrovačov a prevodníky kódov, ako je dekodér 4×16 so stroboskopom (K555IDZ), prevodník kódu na ovládanie matice LED 7×5 (K155ID8), prevodník kódu na ovládanie indikátora stupnice (K155ID15) atď.

Dešifrovače umožňujú previesť jeden typ binárneho kódu na iný. Napríklad preveďte pozičnú dvojku na lineárnu osmičkovú alebo šestnástkovú. Transformácia sa vykonáva podľa pravidiel opísaných v pravdivostných tabuľkách, takže konštrukcia dekodérov nie je náročná. Na zostavenie dekodéra môžete použiť pravidlá.

Desatinný dekodér

Zoberme si príklad vývoja obvodu dekodéra z binárneho na desiatkový kód. Desatinný kód je zvyčajne reprezentovaný ako jeden bit na desatinnú číslicu. V desatinnom kóde je desať číslic, takže na zobrazenie jedného desatinného miesta je potrebných desať výstupov dekodéra. Signál z týchto kolíkov je možné použiť. V najjednoduchšom prípade stačí podpísať zobrazenú číslicu nad LED Pravdivostná tabuľka desiatkového dekodéra je uvedená v tabuľke 1.

Stôl 1. Pravdivostná tabuľka desiatkového dekodéra.

Vstupy				Výstupy
8	4	2	1	0	1	2	3	4	5	6	7	8	9
0	0	0	0	1	0	0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0	0	0	0	0	0	0
0	0	1	1	0	0	0	1	0	0	0	0	0	0
0	1	0	0	0	0	0	0	1	0	0	0	0	0
0	1	0	1	0	0	0	0	0	1	0	0	0	0
0	1	1	0	0	0	0	0	0	0	1	0	0	0
0	1	1	1	0	0	0	0	0	0	0	1	0	0
1	0	0	0	0	0	0	0	0	0	0	0	1	0
1	0	0	1	0	0	0	0	0	0	0	0	0	1

Čipy dekodéra sú znázornené v schémach zapojenia na obrázku 2. Tento obrázok znázorňuje označenie binárneho desiatkového dekodéra, kompletného interného schému zapojenia ktorý je znázornený na obrázku 1.

Obrázok 2. Grafické označenie binárneho desiatkového dekodéra

Presne rovnakým spôsobom môžete získať schému zapojenia pre akýkoľvek iný dekodér (dekodér). Najbežnejšie schémy sú osmičkové a hexadecimálne dešifrovače. Takéto dekodéry sa v súčasnosti na zobrazovanie prakticky nepoužívajú. V zásade sa takéto dekodéry používajú ako komponenty zložitejších digitálnych modulov.

Sedemsegmentový dekodér

Často sa používa na zobrazenie desiatkových a hexadecimálnych číslic. Obrázok sedemsegmentový indikátor a názov jeho segmentov je znázornený na obrázku 3.

Obrázok 3. Obrázok sedemsegmentového indikátora a názov jeho segmentov

Na zobrazenie čísla 0 na takomto indikátore stačí rozsvietiť segmenty a, b, c, d, e, f. Na zobrazenie čísla „1“ sa rozsvietia segmenty b a c. Presne rovnakým spôsobom môžete získať obrázky všetkých ostatných desiatkových alebo hexadecimálnych číslic. Všetky kombinácie takýchto obrázkov sa nazývajú sedemsegmentový kód.

Vytvorme pravdivostnú tabuľku pre dekodér, ktorý vám umožní previesť binárny kód na sedemsegmentový. Nechajte segmenty zapáliť pri nulovom potenciáli. Potom bude mať pravdivostná tabuľka sedemsegmentového dekodéra tvar uvedený v tabuľke 2. Konkrétna hodnota signálov na výstupe dekodéra závisí od výstupu mikroobvodu. Na tieto diagramy sa pozrieme neskôr, v kapitole o zobrazovaní rôzne druhy informácie.

Tabuľka 2. Pravdivostná tabuľka sedemsegmentového dekodéra

Vstupy				Výstupy
8	4	2	1	a	b	c	d	e	f	g
0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	1	0	0	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0
0	0	1	1	0	0	0	0	1	1	0
0	1	0	0	1	0	0	1	1	0	0
0	1	0	1	0	1	0	0	1	0	0
0	1	1	0	0	1	0	0	0	0	0
0	1	1	1	0	0	0	1	1	1	1
1	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0	1	0	0

V súlade s princípmi konštrukcie ľubovoľnej pravdivostnej tabuľky z ľubovoľnej pravdivostnej tabuľky získame schematický diagram sedemsegmentového dekodéra, ktorý implementuje pravdivostnú tabuľku uvedenú v tabuľke 2. Tentoraz nebudeme podrobne popisovať proces vývoja obvode. Výsledná schéma zapojenia sedemsegmentového dekodéra je znázornená na obrázku 4.

Majitelia patentu RU 2559705:

Vynález sa týka oblasti výpočtovej techniky, automatizácie a môže byť použitý v rôznych digitálnych štruktúrach a automatických riadiacich systémoch, prenose informácií atď.

V rôznych výpočtových a riadiacich systémoch sú široko používané dekodéry, implementované na báze tranzistorovo-tranzistorovej a emitorovo viazanej logiky, fungujúce podľa zákonov Booleovej algebry a majúce dva výstupné logické stavy „0“ a „1“, charakterizované nízky a vysoký potenciál. Klasická architektúra dekodéra bola publikovaná v článkoch a knihách a mikroobvody boli komerčne vyrábané.

Významnou nevýhodou dekodérov tejto triedy je, že ich logické prvky využívajúce potenciálne binárne signály majú viacvrstvovú štruktúru, ktorú nie je možné alebo neefektívne použiť v moderných nízkonapäťových technologických procesoch, ako aj nelineárnosť prevádzkových režimov. prvkov a kritickosť parametrov štruktúry logických prvkov a vstupných signálov. V konečnom dôsledku to vedie k zníženiu výkonu známych dešifrovačov.

Ako zariadenia na spracovanie digitálne informácie Používajú sa aj tranzistorové kaskády na prevod vstupných logických veličín (prúdov), realizované na báze prúdových zrkadiel, ktoré realizujú funkciu logického spracovania vstupných prúdových premenných.

Významnou nevýhodou známych obvodov tejto triedy je, že neimplementujú funkciu prevodu dvoch vstupných prúdových signálov, ktoré majú štyri stavy „00“, „01“, „10“, „11“, na štyri výstupné prúdové signály. . To na jeho základe neumožňuje vytvoriť úplný základ pre nástroje na spracovanie signálov s aktuálnymi premennými, fungujúce na princípoch lineárnej algebry.

V prácach, ako aj v monografiách spoluautora tejto aplikácie sa ukazuje, že Booleovská algebra je špeciálnym prípadom všeobecnejšej lineárnej algebry, ktorej praktická implementácia v štruktúre zariadení výpočtovej a logickej automatizácie novej generácie si vyžaduje vytvorenie špeciálnej základne prvkov, implementovanej na báze logiky s dvojhodnotovou a viachodnotovou internou reprezentáciou signálov, v ktorej ekvivalentom štandardného logického signálu je prúdové kvantum Ι0. Nárokované zariadenie „2 v 4 dekodér“ patrí k tomuto typu logických zariadení a pracuje so vstupnými prúdovými signálmi a generuje výstupný prúdový signál.

Najbližším prototypom nárokovaného zariadenia je logické zariadenie „Decoder 2 in 4“, prezentované v US patente 5742154, obsahujúce prvý 1 a druhý 2 logické vstupy zariadenia, prvý 3, druhý 4, tretí 5, štvrtých 6 prúdových logických výstupov zariadenia, prvého 7, druhého 8 a tretieho 9 výstupných tranzistorov, ktorých bázy sú kombinované a pripojené k prvým 10 zdrojom predpätia, štvrtý 11, piaty 12 a šiesty 13 výstupný tranzistor iný typ vodivosti, ktorého bázy sú kombinované a pripojené k druhému zdroju predpätia 14, emitor prvého 7 výstupného tranzistora je pripojený k emitoru štvrtého výstupného tranzistora 11, emitor druhého 8 výstupného tranzistora je pripojený k emitoru piateho výstupného tranzistora 12, emitor tretieho 9 výstupného tranzistora je pripojený k emitoru šiesteho výstupného tranzistora 13, prvý 3 prúdový logický výstup zariadenia je pripojený ku kolektoru prvého 7 výstupu tranzistor, druhý 4 prúdový logický výstup zariadenia je pripojený ku kolektoru tretieho 9 výstupného tranzistora, kolektor štvrtého 11 výstupného tranzistora je pripojený k tretiemu 5 prúdovému logickému výstupu zariadenia, kolektor šiesteho 13 výstupný tranzistor je pripojený k štvrtému 6 prúdovému logickému výstupu zariadenia, prvých 15 a druhých 16 prúdových zrkadiel je spárovaných s prvou 17 napájacou zbernicou, tretie 18 prúdové zrkadlo spárované s druhou 19 napájacou zbernicou, pomocná zdroj referenčného prúdu 20.

Hlavným cieľom navrhovaného vynálezu je vytvoriť logický prvok, ktorý zabezpečuje dekódovanie stavu dvoch vstupných logických premenných a vytvorenie štyroch výstupných signálov v aktuálnom tvare. V konečnom dôsledku to umožňuje zvýšiť výkon známych zariadení na konverziu informácií pomocou navrhovaného dekodéra a vytvoriť základnú základňu výpočtových zariadení pracujúcich na princípoch viachodnotovej lineárnej algebry.

Problém je vyriešený tým, že v logickom zariadení „Dekodér 2 v 4“ (obr. 1), obsahujúcom prvý 1 a druhý 2 logické vstupy zariadenia, prvý 3, druhý 4, tretí 5, štvrtých 6 prúdových logických výstupov zariadenia, prvého 7, druhého 8 a tretieho 9 výstupných tranzistorov, ktorých bázy sú kombinované a pripojené k prvým 10 zdrojom predpätia, štvrtý 11, piaty 12 a šiesty 13 výstupný tranzistor iný typ vodivosti, ktorého bázy sú spojené a spojené s druhým 14 predpäťovým zdrojom, emitor prvého 7 výstupného tranzistora je spojený s emitorom štvrtého výstupného tranzistora AND, emitor druhého 8 výstupného tranzistora je pripojený k emitoru piateho 12 výstupného tranzistora, emitor tretieho 9 výstupného tranzistora je pripojený k emitoru šiesteho 13 výstupného tranzistora, prvý 3 prúdový logický výstup zariadenia je pripojený ku kolektoru prvých 7 výstupný tranzistor, druhý 4 prúdový logický výstup zariadenia je pripojený ku kolektoru tretieho 9 výstupného tranzistora, kolektor štvrtého 11 výstupného tranzistora je pripojený k tretiemu 5 prúdovému logickému výstupu prístroja, kolektor šiesty 13 výstupný tranzistor je pripojený k štvrtému 6 prúdovému logickému výstupu zariadenia, prvých 15 a druhých 16 prúdových zrkadiel je spárovaných s prvou 17 napájacou zbernicou, tretie 18 prúdové zrkadlo je spárované s druhou 19 napájacou zbernicou, pomocný referenčný zdroj prúdu 20, sú zabezpečené nové prvky a pripojenia - prvý 1 logický vstup zariadenia je pripojený k vstupu tretieho 18 prúdového zrkadla, druhý 2 logický vstup zariadenia pripojený k vstupu prvého 15 prúdové zrkadlo, prvý 21 prúdový výstup prvého 15 prúdového zrkadla je pripojený ku kombinovaným emitorom druhého 8 a piateho 12 výstupného tranzistora a cez pomocný referenčný prúdový zdroj 20 je pripojený k druhej 19 napájacej zbernici, druhý 22 prúdový výstup prvého 15 prúdového zrkadla pripojeného na kombinované emitory prvého 7 a štvrtého 11 výstupného tranzistora a pripojeného k prvému 23 prúdovému výstupu tretieho 18 prúdového zrkadla, kolektor druhého 8 výstupného tranzistora je pripojený na vstup druhého 16 prúdového zrkadla, ktorého prúdový výstup je pripojený ku kombinovaným emitorom tretieho 9 a šiesteho 13 výstupného tranzistora a je pripojený k druhému 24 prúdovému výstupu tretieho 18 prúdového zrkadla, a kolektoru piateho 12. výstupný tranzistor je pripojený k druhej napájacej zbernici.

Schematický diagram prototypu logického zariadenia je znázornený na obr. 1. Na obr. Obrázok 2 zobrazuje schému nárokovaného zariadenia podľa odseku 1 nárokov.

Na obr. Obrázok 3 zobrazuje schému nárokovaného zariadenia v súlade s článkom 2, článkom 3, článkom 4 nárokov.

Na obr. 4 schematický diagram z obr. 3 v prostredí počítačového modelovania MS9 so špecifickou implementáciou hlavných funkčných celkov (prúdové zrkadlá, referenčné prúdové zdroje).

Na obr. Obrázok 5 predstavuje výsledky počítačovej simulácie obvodu z obr. 4.

Logické zariadenie „2 x 4 dekodér“ obr. 2 obsahuje prvý 1 a druhý 2 logické vstupy zariadenia, prvý 3, druhý 4, tretí 5, štvrtý 6 prúdových logických výstupov zariadenia, prvý 7, druhý 8 a tretí 9 výstupných tranzistorov, ktorých bázy sú kombinované a pripojené k prvému 10 zdroju predpätia, štvrtý 11, piaty 12 a šiesty 13 výstupný tranzistor majú iný typ vodivosti, ktorých bázy sú kombinované a pripojené k druhému 14 zdroju predpätia, emitoru prvý 7 výstupný tranzistor je pripojený k emitoru štvrtého 11 výstupného tranzistora, emitor druhého 8 výstupného tranzistora je pripojený k emitoru piateho 12 výstupného tranzistora, emitor tretieho 9 výstupného tranzistora je pripojený k emitoru šiesteho 13 výstupného tranzistora je prvý 3 prúdový logický výstup zariadenia pripojený ku kolektoru prvého 7 výstupného tranzistora, druhý 4 prúdový logický výstup zariadenia je pripojený ku kolektoru tretieho 9 výstupného tranzistora, kolektor štvrtého 11 výstupného tranzistora je pripojený na tretí 5 prúdový logický výstup zariadenia, kolektor šiesteho 13 výstupného tranzistora je pripojený na štvrtý 6 prúdový logický výstup prístroja, prvé 15 a druhé 16 prúdové zrkadlá sú spárované s prvou 17 napájacou zbernicou, tretie 18 prúdové zrkadlo je spárované s druhou 19 napájacou zbernicou, pomocný referenčný zdroj prúdu 20. Prvý 1 logický vstup zariadenia je pripojený na vstup tretieho 18 prúdového zrkadla, druhý 2 logický vstup zariadenia je pripojený na vstup prvého 15 prúdového zrkadla, prvý 21 prúdový výstup prvého 15 prúdového zrkadla je pripojený ku kombinovaným emitorom druhého 8 a piateho 12 výstupného tranzistora a cez pomocný zdroj referenčného prúdu 20 je pripojený k druhej 19 napájacej zbernici, druhý 22 prúdový výstup prvého 15 prúdového zrkadla je pripojený ku kombinovaným emitorom prvého 7 a štvrtého 11 výstupného tranzistora a pripojený k prvému 23 prúdovému výstupu tretie 18 prúdové zrkadlo, kolektor druhého 8 výstupný tranzistor je pripojený na vstup druhého 16 prúdového zrkadla, ktorého prúdový výstup je pripojený na kombinované emitory tretieho 9 a šiesteho 13 výstupného tranzistora a je pripojený na druhý 24 prúdový výstup tretieho 18 prúdového zrkadla a kolektor piateho 12 výstupného tranzistora je pripojený k druhej 19 napájacej zbernici.

Na obr. 3 v súlade s odsekom 2 nárokov, prvý logický vstup 1 zariadenia je spojený so vstupom tretieho 18 prúdového zrkadla cez prvý prídavný invertujúci stupeň, vyrobený vo forme prvého 26 prídavného prúdového zrkadla, prispôsobeného prvých 17 zberníc napájacieho zdroja.

Na obr. 3 v súlade s odsekom 3 patentových nárokov, kolektor štvrtého 11 výstupného tranzistora je pripojený k tretiemu 5 prúdovému logickému výstupu zariadenia cez druhý prídavný invertujúci stupeň, vyrobený vo forme druhého 27 prídavného prúdového zrkadla, prispôsobeného s druhou 19 napájacou zbernicou.

Okrem toho na obr. 3 v súlade s odsekom 4 nárokov, kolektor šiesteho 13 výstupného tranzistora je pripojený k štvrtému 6 prúdovému logickému výstupu zariadenia cez tretí prídavný invertujúci stupeň, vyrobený vo forme tretieho 28 prídavného prúdového zrkadla, prispôsobeného s druhou 19 zbernicou napájacieho zdroja.

Uvažujme o činnosti navrhovaného obvodu dekodéra s prúdovými vstupmi a výstupmi (obr. 2.

Dekodér 2 až 4 implementuje známe funkcie:

kde A 0, A ¯ 0 sú priame a inverzné signály na vstupe 1 zariadenia z obr. 2,

A 1 , A ¯ 1 - priame a inverzné signály na vstupe 2 zariadenia z obr. 2.

Znakom ich implementácie v lineárnej algebre je použitie operácie skráteného rozdielu na tento účel:

pravdivostná tabuľka je uvedená nižšie

Z tabuľky vyplýva, že zo štyroch možných kombinácií hodnôt vstupných premenných zodpovedá jedinej hodnote funkcie len jedna kombinácia zodpovedajúca podmienke A 0 > A 1 . Zadaním priamych a inverzných vstupných premenných v pravdivostnej tabuľke je možné získať jedinú funkčnú hodnotu zodpovedajúcu ktorejkoľvek z možných kombinácií hodnôt vstupných premenných.

Výsledkom aplikácie tejto operácie je nasledujúca reprezentácia logických funkcií dekodéra:

Implementácia týchto operácií sa vykonáva nasledovne.

Signály vstupných premenných A 0 a A 1 cez logické vstupy 1 a 2 sú privádzané do prvých 15 a tretích 18 prúdových zrkadiel, pomocou ktorých sa určené signály násobia a mení sa ich znamienko. V tomto prípade je signál Ao prenášaný vo forme odchádzajúceho prúdu (t.j. v tvare Ao) a pomocou tretieho prúdového zrkadla 18 je konvertovaný na prichádzajúci prúd (t.j. v tvare -A0). a Ai je privádzaný v priamej forme vo forme vstupného prúdu (t.j. v tvare -A1) a pomocou prvého prúdového zrkadla 15 je prevedený na výstupný prúd (t.j. v tvare A1).

V bode spojenia medzi výstupmi 22 prvého prúdového zrkadla 15 a 23 tretieho prúdového zrkadla 18 je realizovaná operácia Ai-Ao. Rozdielový signál sa privádza do kombinovaných emitorov tranzistorov 7 a 11, ktorých prevádzkové režimy sú nastavené prvým 10 a druhým 14 zdrojom predpätia.

Ak je rozdielový signál kladný, t.j. A 0 -A 1 > 0, tranzistor 7 je zatvorený a tranzistor 11 je otvorený a na výstupe 5 sa vydáva prúdové kvantum zodpovedajúce -(A 0 -A 1) = A 1 -A 0, implementujúci výraz (2) . Pre akékoľvek iné kombinácie aktuálnych kvantových hodnôt nebude na výstupe 5 prúd.

Ak Ao-Ai ≤0, potom je tranzistor 7 otvorený a tranzistor 11 je zatvorený a na výstupe 3 sa vydá množstvo pretekajúceho prúdu zodpovedajúceho Ao-Ai, čím sa implementuje výraz (3). Pre akékoľvek iné kombinácie aktuálnych kvantových hodnôt nebude na výstupe 3 prúd.

V bode spojenia medzi výstupom 21 prvého prúdového zrkadla a pomocným referenčným zdrojom prúdu 20 sa Ai-1 odpočíta. Rozdielový signál je privádzaný do kombinovaných emitorov tranzistorov 8 a 12, ktorých prevádzkové režimy sú nastavené prvým 10 a druhým 14 zdrojom predpätia. Ak je rozdielový signál kladný, t.j. A 1-1>0, tranzistor 8 je zatvorený a tranzistor 12 je otvorený. Ak je rozdielový signál menší alebo rovný nule, potom je tranzistor 8 otvorený a tranzistor 12 je zatvorený.

V prvom prípade je signál cez tranzistor 12 skratovaný k zemi. V druhom prípade sa kvantum výstupného rozdielového prúdu Ai-1 prevedie pomocou tretieho prúdového zrkadla 16 na kvantum výstupného prúdu 1-A1 a od neho sa odčíta vstupné prúdové kvantum -A0. . Rozdielový signál je privádzaný do kombinovaných emitorov tranzistorov 9 a 13, ktorých prevádzkové režimy sú nastavené prvým 10 a druhým 14 zdrojom predpätia. Ak je rozdielový signál kladný, t.j. tranzistor 9 je uzavretý a tranzistor 13 otvorený. V tomto prípade je na výstup 6 vyvedený rozdielový signál (1-A1)-A0 vo forme prúdového kvanta, čím sa realizuje výraz (4). Pre akékoľvek iné kombinácie aktuálnych kvantových hodnôt nebude na výstupe 4 prúd.

Špecifiká tohto zariadenia je reprezentácia výstupných signálov vo forme kvánt privádzaného (na výstupoch 3 a 4) a odvádzajúceho (na výstupoch 5 a 6) prúdu. Pre prípad, keď sú potrebné všetky výstupné signály rovnakého smeru, obvod dekodéra znázornený na obr. 3. Jeho rozdiel od diagramu na obr. 2 je znázornené použitie dvoch prídavných prúdových zrkadiel 27 a 28, na ktorých vstupy sú pripojené kolektory tranzistorov 11 a 13 a výstupy sú výstupy 5 a 6 dekodéra. Výsledkom je, že všetky výstupné signály sú reprezentované prichádzajúcimi prúdovými kvantami.

Ako je zrejmé z vyššie uvedeného popisu, implementácia zariadenia „2 v 4 Decoder“ sa uskutočňuje vo forme štandardných logických funkcií podľa zákonov lineárnej algebry vytvorením rozdielu v prúdových kvantách 10. prvkov na prúdových zrkadlách umožňuje v mnohých prípadoch znížiť napájacie napätie, a keďže všetky prvky daného Obvody pracujú v aktívnom režime, z čoho vyplýva absencia saturácie počas procesu spínania a celkový výkon zariadenia sa zvyšuje. Použitie stabilných hodnôt prúdových kvánt I 0, ako aj určenie výstupného signálu rozdielom týchto prúdov zaisťuje, že fungovanie obvodu je málo závislé od vonkajších destabilizačných faktorov (odchýlka napájacieho napätia, vplyv žiarenia a teploty, rušenie v bežnom režime atď.).

Na obr. 9, obr. 10, výsledky simulácie potvrdzujú naznačené vlastnosti navrhovaných obvodov.

Uvažované obvodové riešenia logického zariadenia „2 v 4 dekodér“ sa teda vyznačujú binárnou prúdovou reprezentáciou signálu a možno ich použiť ako základ pre výpočtové a riadiace zariadenia využívajúce lineárnu algebru, ktorej špeciálnym prípadom je booleovská algebra. .

BIBLIOGRAFIA

1. Patent US 6243319 B1, obr. 13.

2. Patent USA 5604712 A.

3. Patent USA 4514829 A.

4. Patent US 20120020179 A1.

5. Patent US 6920078 B2.

6. Patent US 6324117 B1, obr. 3.

7. Patentová prihláška US 20040018019 Al.

8. Patent USA 5568061 A.

9. Patent US 5148480 A, obr. 4.

10. Brzozowski I., Zachara L., Kos A. Univerzálna metóda návrhu n-to-2n dekodérov // Mixed Design of Integrated Circuits and Systems (MIXDES), 2013 Zborník príspevkov z 20. medzinárodnej konferencie, 2013. - S. 279 -284, Obr. 1.

11. Subramanyam M.V. Teória prepínania a návrh logiky / Firewall Media, 2011. Po druhé, - 783 c, Obr. 3,174.

12. SN74LVC1G139 2-to-4 Line Decoder [Elektronický zdroj]. URL: http://www.ti.com/lit/ds/symlink/sn741vc1g139.pdf.

13. Patent USA 8159304, obr. 5.

14. Patent USA č. 5977829, obr. 1.

15. Patent USA č. 5789982, obr. 2.

16. Patent USA č. 5140282.

17. Patent USA č. 6624701, obr. 4.

18. Patent USA č. 6529078.

19. Patent USA č. 5734294.

20. Patent USA č. 5557220.

21. Patent USA č. 6624701.

22. Patent RU č. 2319296.

23. Patent RU č. 2436224.

24. Patent RU č. 2319296.

25. Patent RU č. 2321157.

26. Patent USA 6556075, obr. 2.

27. Patent USA 6556075, obr. 6.

28. Chernov N.I., Yugai V.Y., Prokopenko N.N., et al. Základný koncept lineárnej syntézy viachodnotových digitálnych štruktúr v lineárnych priestoroch // 11. sympózium dizajnu a testov východ-západ (EWDTS 2013). - Rostov na Done, 2013. - s. 146-149.

29. Malyugin V.D. Implementácia booleovských funkcií aritmetickými polynómami // Automatizácia a telemechanika, 1982. č. 4. s. 84-93.

30. Černov N.I. Základná teória logická syntéza digitálne štruktúry nad poľom reálnych čísel // Monografia. - Taganrog: TRTU, 2001. - 147 s.

31. Černov N.I. Lineárna syntéza digitálnych štruktúr ASOIU" // Návod. - Taganrog: TRTU, 2004 - 118 s.

1. 2 x 4 dekodér obsahujúci prvý (1) a druhý (2) logický vstup zariadenia, prvý (3), druhý (4), tretí (5), štvrtý (6) aktuálny logický výstup zariadenia , prvý (7), druhý (8) a tretí (9) výstupný tranzistor, ktorých bázy sú kombinované a pripojené k prvému (10) zdroju predpätia, štvrtý (11), piaty (12) a šiesty (13) výstupné tranzistory iného typu vodivosti, ktorých bázy sú spojené a spojené s druhým (14) zdrojom predpätia, emitor prvého (7) výstupného tranzistora je spojený s emitorom štvrtého (11) ) výstupný tranzistor, emitor druhého (8) výstupného tranzistora je pripojený k emitoru piateho (12) výstupného tranzistora, emitor tretieho (9) výstupného tranzistora je pripojený k emitoru šiesteho (13) výstupu tranzistor, prvý (3) prúdový logický výstup zariadenia je pripojený ku kolektoru prvého (7) výstupného tranzistora, druhý (4) prúdový logický výstup zariadenia je pripojený ku kolektoru tretieho (9) výstupu tranzistor, kolektor štvrtého (11) výstupného tranzistora je pripojený k tretiemu (5) prúdovému logickému výstupu zariadenia, kolektor šiesteho (13) výstupného tranzistora je pripojený k štvrtému (6) prúdovému logickému výstupu zariadenia, prvé (15) a druhé (16) prúdové zrkadlo sa zhoduje s prvou (17) napájacou zbernicou, tretie (18) prúdové zrkadlo sa zhoduje s druhou (19) napájacou zbernicou, pomocný referenčný zdroj prúdu ( 20), vyznačujúci sa tým, že prvý (1) logický vstup zariadenia je pripojený k vstupu tretieho (18) prúdového zrkadla, druhý (2) logický vstup zariadenia je pripojený k vstupu prvého (15). ) prúdové zrkadlo, prvý (21) prúdový výstup prvého (15) prúdového zrkadla je pripojený ku kombinovaným emitorom druhého (8) a piateho (12) výstupného tranzistora a cez pomocný referenčný zdroj je pripojený prúd (20) k druhej (19) napájacej zbernici je druhý (22) prúdový výstup prvého (15) prúdového zrkadla pripojený ku kombinovaným emitorom prvého (7) a štvrtého (11) výstupného tranzistora a pripojený k prvému ( 23) prúdový výstup tretieho (18) prúdového zrkadla, kolektor druhého (8) výstupného tranzistora je pripojený na vstup druhého (16) prúdového zrkadla, ktorého prúdový výstup je pripojený na kombinované emitory tretieho (9) a šiesty (13) výstupný tranzistor a je pripojený k druhému (24) prúdu výstup tretieho (18) prúdového zrkadla a kolektor piateho (12) výstupného tranzistora je pripojený k druhému (19) napájacia zbernica.

2. Dekodér 2x4 podľa nároku 1, vyznačujúci sa tým, že prvý (1) logický vstup zariadenia je spojený so vstupom tretieho (18) prúdového zrkadla cez prvý dodatočný invertujúci stupeň, vytvorený vo forme prvé (26) prídavné prúdové zrkadlo, zhodné s prvou (17) napájacou zbernicou.

3. Dekodér 2x4 podľa nároku 1, vyznačujúci sa tým, že kolektor štvrtého (11) výstupného tranzistora je pripojený k tretiemu (5) prúdovému logickému výstupu zariadenia cez druhý prídavný invertujúci stupeň, vyhotovený v tvare druhého (27) prídavného prúdového zrkadla, zladeného s druhou (19) napájacou zbernicou.

4. Dekodér 2x4 podľa nároku 1, vyznačujúci sa tým, že kolektor šiesteho (13) výstupného tranzistora je pripojený k štvrtému (6) prúdovému logickému výstupu zariadenia cez tretí prídavný invertujúci stupeň, vyhotovený v tvare tretieho (28) prídavného prúdového zrkadla, zladeného s druhou (19) napájacou zbernicou.

Podobné patenty:

[0001] Vynález sa týka kódovacích nástrojov využívajúcich skrátený číselník s adaptívnym resetom. Technický výsledok spočíva v znížení množstva prenášaných informácií z prijímacej strany na vysielaciu stranu.

Vynález sa týka počítačová technológia a to kódovanie video informácií. Technickým výsledkom je zvýšenie efektivity kódovania a dekódovania bitového toku video informácie rozdelením dát do entropických vrstiev.

Vynález sa týka spôsobu kódovania sekvencie celých čísel, pamäťového zariadenia a signálu nesúceho takúto kódovanú sekvenciu a spôsobu dekódovania tejto kódovanej sekvencie.

Vynález sa týka spôsobu predkódovania, ako aj systému a spôsobu vytvárania predkódovacieho zoznamu kódov v systéme s viacerými vstupmi a viacerými výstupmi (MIMO).

Vynález sa týka oblasti technológie, v ktorej sa používajú digitalizované signály a môžu byť použité v komunikačných zariadeniach, zázname, nahrávaní, prehrávaní, konverzii, kódovaní a kompresii signálov a automatických riadiacich systémoch.

Vynález sa týka oblasti telekomunikácií, menovite oblasti kryptografických zariadení a metód na overovanie elektroniky digitálny podpis(EDS). .

Vynález sa týka oblasti digitálneho spracovania signálov, najmä kompresie dát a zlepšenia entropického kódovania videosekvencií. Technickým výsledkom je zvýšenie efektivity a zníženie výpočtovej náročnosti entropického kódovania. Spôsob spracovania dátového toku pozostávajúceho z viacerých syntaktických prvkov je založený na nahradení syntaktických prvkov, ktorých hodnoty majú vysokú pravdepodobnosť výskytu, syntaktickými prvkami, ktorých hodnoty majú nízku pravdepodobnosť. Pre syntaktický prvok sa určí kontext a vypočíta sa pravdepodobnosť výskytu hodnôt tých syntaktických prvkov v modeli toku údajov, ktoré majú určitý kontext. Nahraďte syntaktické prvky dátového toku, ktoré majú určitý kontext, ak je vypočítaná pravdepodobnosť výskytu hodnoty syntaktického prvku nad danou prahovou hodnotou, za syntaktické prvky, ktorých hodnoty majú nízku pravdepodobnosť. 3 n. a 10 plat f-ly, 4 och., 2 stol.

Vynález sa týka komunikačnej techniky a je určený na meranie spektra informačných akustických signálov. Technický výsledok – zvýšenie presnosti merania spektra informačných akustických signálov, rozšírenie funkčnosť zariadenia prepojením okamžitých hodnôt spektra so segmentmi dočasného akustického signálu s nastaviteľnou dobou trvania. Na tento účel metóda merania spektra využíva diskrétnu kosínusovú transformáciu (DCT) namiesto rýchlej Fourierovej transformácie (FFT), čo umožňuje zvýšiť presnosť merania spektra akustických signálov zvýšením rozlíšenia, znížením úroveň bočných lalokov transformácie okna v spektre a zníženie oscilácie komponentov odhadu amplitúdy spektra a tiež umožňuje skrátiť trvanie segmentov akustického signálu, na ktorých sa meria okamžité spektrum, pričom namiesto jedného signálu sú dva signály (hlavný a prídavný) sú generované a doplnkový digitálny akustický signál je ortogonálny k hlavnému a namerané okamžité hodnoty spektra sú tiež prepojené, spektrálny modul a fázovo-frekvenčná charakteristika signálu s časovou polohou a trvaním- nastaviteľné segmenty dočasného akustického signálu, na ktorom sa toto spektrum meria. 2 n.p. f-ly, 8 chorých.

Vynález sa týka bezdrôtová komunikácia. Technickým výsledkom je zvýšená odolnosť proti rušeniu, spoľahlivosť a efektívnosť komunikácie, pričom je možné znížiť spotrebu energie. Na tento účel spôsob zahŕňa: krok S1, v ktorom hlavné zariadenie generuje sekvenčný kód pomocou špecifického kódovača a prenáša sekvenčný kód do každého podradeného zariadenia nepretržite počas vopred stanoveného časového obdobia podľa požiadavky na komunikáciu, pričom špecifickým kodérom je posuvný register s spätná väzba vykonávané na konkrétnom polynóme, ktorého poradie a koeficienty súvisia s požiadavkou na pripojenie, pričom všetky koeficienty a počiatočné hodnoty sa súčasne nerovnajú 0; vopred určený časový úsek je väčší alebo rovný súčtu periódy spánku a periódy detekcie podriadeného zariadenia, čo predstavuje cyklus spánku a prebudenia; krok S2, v ktorom podriadené zariadenie prijme súvislú časť sekvenčného kódu v detekčnej perióde, dekóduje sekvenčný kód dekodérom zodpovedajúcim kódovaču a vykoná zodpovedajúcu operáciu podľa výsledku dekódovania. 2 n. a 10 plat f-ly, 5 chorých.

Vynález sa týka komunikačnej techniky a je určený na kódovanie a dekódovanie signálov. Technickým výsledkom je zvýšenie presnosti kódovania a dekódovania signálu. Spôsob kódovania signálu zahŕňa získanie signálu vo frekvenčnej doméne podľa vstupného signálu; prideľovanie vopred určených bitov signálu frekvenčnej domény podľa vopred určeného pravidla prideľovania; nastavenie prideľovania bitov signálu vo frekvenčnej doméne, keď najvyššia frekvencia signálu vo frekvenčnej doméne, ktorej sú bity pridelené, presahuje vopred určenú hodnotu; a kódovanie signálu vo frekvenčnej doméne podľa prideľovania bitov pre signál vo frekvenčnej doméne. 4 n. a 16 plat f-ly, 9 chorých.

Vynález sa týka oblasti telekomunikácií a je určený na ochranu prenášaných tajných informácií. Technickým výsledkom je vysoká úroveň zabezpečenia šifrovaných informácií. Spôsob šifrovania informácií, zahŕňajúci zostrojenie tabuľky zhody znakov a ich ekvivalentov v priestore (00; FF) v hexadecimálnej číselnej sústave, vygenerovanie novej tabuľky zhody zmenou pôvodnej tabuľky, posunutím pôvodnej tabuľky, t.j. reťazec zhôd sa posunie o zadaný počet znakov, pričom sa zakóduje pôvodná informácia a skomprimuje sa na požadovaný objem pomocou zodpovedajúcej tabuľky kódovania Unicode. 2 stoly

Vynález sa týka kódovania/dekódovania digitálny signál pozostávajúce z po sebe nasledujúcich blokov vzoriek. Technickým výsledkom je zlepšenie kvality kódovaného zvuku. Kódovanie zahŕňa aplikáciu váhového okna na dva bloky M po sebe idúcich vzoriek. Konkrétne, takéto váhové okno je asymetrické a obsahuje štyri samostatné časti, ktoré sa rozprestierajú postupne cez dva vyššie uvedené bloky, pričom prvá časť sa zväčšuje počas prvého časového intervalu, druhá časť má konštantnú hodnotu váženia počas druhého časového intervalu, tretia časť úsek klesajúci v priebehu času.tretí časový interval a štvrtý úsek má konštantnú hodnotu váhy počas štvrtého časového intervalu. 6 n. a 11 plat f-ly, 10 chorých.

Vynález sa týka oblasti digitálne spracovanie signály, najmä spôsoby kódovania a dekódovania digitálnych videoobrazov. Technickým výsledkom je zvýšenie kompresného pomeru videoobrazov s miernym znížením kvality dekódovaného obrazu v porovnaní s obrazmi, ktoré majú vysokofrekvenčný charakter spektra signálu. Navrhuje sa spôsob kódovania a dekódovania digitálnych videoobrazov. Podľa metódy sa počas procesu kódovania pridáva riadok po riadku k nízkofrekvenčnej zložke vlnkovej transformácie ďalšia vysokofrekvenčná zložka na vyhladenie pôvodnej funkcie, ktorá sa používa na kódovanie, ale na strane dekódovania je potlačená. pomocou dolnopriepustného filtra. Okrem toho je kódovanie implementované pomocou funkcionality s dvoma cieľmi, a to zvýšiť pomer kompresie dát a zachovať kvalitu dekódovaného obrazu, a charakteristiky dekódovacieho filtra sa berú do úvahy ako komunikačné obmedzenie vo fáze kódovania. 8 och., 3 stol.

Vynález sa týka oblasti bezdrôtovej komunikačnej technológie. Technickým výsledkom je zlepšenie kvality komunikácie potlačením sekvenčného rušenia medzi tokmi signálov. Spôsob predkódovania zahŕňa: uskutočnenie predkódovacieho predbežného spracovania signálu, ktorý sa má vysielať, pričom predbežné spracovanie spôsobí zvýšenie výkonu signálu, ktorý sa má vysielať; výber algoritmu obmedzujúceho výkon podľa výberového pravidla; uskutočnenie operácie obmedzenia výkonu na predspracovanom signáli podľa zvoleného algoritmu obmedzenia výkonu; a generovanie predkódovaného signálu podľa signálu s obmedzeným výkonom. Uskutočnenie tohto vynálezu ďalej zverejňuje vysielacie zariadenie, prijímacie zariadenie a predkódovací systém. V predloženom vynáleze môže byť nepriaznivý účinok vyvolaný operáciou obmedzovania výkonu na prenos signálu čo najviac znížený, zatiaľ čo prenosový výkon je obmedzený použitím operácie obmedzovania výkonu. 5 n. a 12 plat f-ly, 8 chorých.

Predložený vynález sa týka oblasti kódovania a dekódovania a je určený na kvantovanie vektorov frekvenčnej obálky. Technickým výsledkom je zvýšenie účinnosti kvantovania vektorov frekvenčnej obálky. Spôsob zahŕňa: delenie N frekvenčných obálok v jednom rámci na N1 vektory, kde každý vektor v N1 vektoroch obsahuje M frekvenčných obálok; kvantovanie prvého vektora na N1 vektory pomocou prvého kódového zoznamu na získanie kódového slova zodpovedajúceho kvantovanému prvému vektoru, pričom uvedený prvý kódový zoznam je rozdelený na 2B1 sekcie; určenie, podľa kódového slova zodpovedajúceho kvantovanému prvému vektoru, že kvantovaný prvý vektor je spojený s itou časťou v 2B1 častiach uvedeného prvého číselníka; určenie druhého číselníka podľa číselníka tého úseku; a kvantovanie druhého vektora do N1 vektorov na základe uvedeného druhého číselníka. V uskutočneniach tohto vynálezu sú frekvenčné obálky rozdelené do množstva vektorov menších rozmerov, takže vektorová kvantizácia sa môže vykonávať na vektoroch frekvenčnej obálky pomocou číselníka s menším počtom bitov. 2 n. a 6 plat f-ly, 3 chorý.

Skupina vynálezov sa týka oblasti kódovania. Technickým výsledkom je zvýšenie efektivity kompresie dát. Spôsob kódovania vstupných dát (Dl) zahŕňa definovanie v podstate sa opakujúcich dátových blokov a/alebo dátových paketov v aspoň jednom zo vstupných dátových fragmentov (Dl), pričom dátové bloky a/alebo dátové pakety obsahujú zodpovedajúce množstvo prvkov, kde prvky obsahujú množstvo bitov; určenie, či prvky v rámci v podstate sa opakujúcich blokov dát a/alebo dátových paketov sú konštantné, a/alebo určenie, či sa prvky v podstate opakujúcich sa blokov dát a/alebo dátových paketov menia; zakódovanie nemenných prvkov do kódovaných dát (E2) s použitím aspoň jedného zodpovedajúceho symbolu alebo aspoň jedného zodpovedajúceho bitu indikujúceho žiadnu zmenu v nemenných prvkoch v porovnaní s ich zodpovedajúcimi prvkami v referenčnom dátovom bloku a/alebo dátovom pakete; a kódovanie zmenených prvkov do kódovaných dát (E2). 6 n. a 28 plat f-ly, 8 chorých.

Vynález sa týka dekódovačov. Technický výsledok spočíva vo zvýšení výkonu zariadení na konverziu informácií pomocou dekodéra podľa vynálezu. Prvý logický vstup zariadenia je pripojený na vstup tretieho prúdového zrkadla, druhý logický vstup zariadenia je pripojený na vstup prvého prúdového zrkadla, prvý prúdový výstup prvého prúdového zrkadla je pripojený ku kombinovanému emitorom druhého a piateho výstupného tranzistora a cez pomocný referenčný zdroj prúdu je pripojený k druhej napájacej zbernici, druhý prúdový výstup prvého prúdového zrkadla je pripojený ku kombinovaným emitorom prvého a štvrtého výstupného tranzistora a pripojený k prvého prúdového výstupu tretieho prúdového zrkadla, kolektor druhého výstupného tranzistora je pripojený na vstup druhého prúdového zrkadla, ktorého prúdový výstup je pripojený na kombinované emitory tretieho a šiesteho výstupného tranzistora a je spojený s druhý prúdový výstup tretieho prúdového zrkadla a kolektor piateho výstupného tranzistora je pripojený k druhej napájacej zbernici. 3 plat f-ly, 5 chorých.