Kombinatoriskās loģikas funkcionālie mezgli. Dekoderi. Uzdevums strādāt

Dekoders K155 ID3, K1533ID1
Mikroshēma ir BCD dekodētājs 15 izejām.

Secinājumiem 23, 22, 21 20 ir informatīvs raksturs. Pasniedz, lai iegūtu bināro kodu ar attiecīgi 1, 2, 4, 8 bitu svaru. Pēc koda saņemšanas mikroshēma iestata loģisko "0" uz decimāldaļas, kas atbilst kodam (kontakti 1-17). Visām pārējām izejām šobrīd ir "1".

Viss iepriekš minētais ir patiess tikai tad, ja pie ieejām S (18., 19. tapas) ir “0”, kas savienotas ar “AND”. Ja uz jebkuras izejas parādās “1”, visās dekodētāja izejās tiks iestatīts “1” neatkarīgi no ievades koda. Tādējādi, izmantojot S ieejas un tikai vienu invertoru, ir viegli palielināt dekodera bitu dziļumu līdz 32:

Cits invertors palielinās bitu dziļumu līdz 64:

Ja vēlaties iegūt dekoderu vairāk bitu, tad invertoru vietā labāk izmantot to pašu ID3 kā mikroshēmas selektoru (DD1 diagrammā zemāk).

Atkarībā no koda četriem nozīmīgākajiem cipariem tas aktivizē vienu vai otru dekodētāju, organizējot pilnu baitu rindu (8 binārās ieejas, 256 decimāldaļas).

——————————————-

Dekoders K155ID4, K555ID4, KR1533ID4
Mikroshēma sastāv no diviem identiskiem BCD dekodētājiem ar divām ieejām (binārais kods ar svaru 1-2) un četrām izejām (decimālais kods 0-3). Dekoderu adrešu binārās ieejas ir savienotas paralēli (mikroshēmas kontakti 3, 13).

Katram dekodētājam ir savas vārtu ieejas. Dekodera shēmas augšdaļā strobo ieejas ir savienotas ar “AND”, to mērķis ir līdzīgs ID3 mikroshēmai - loģiskais “0” uz abām ieejām ļauj dekodēt, “1” jebkurā no tām pārvērš visas dekodera izejas uz “ 1”. Apakšējā dekodētājā saskaņā ar shēmu ir strobo ieejas, kas savienotas ar "AND", bet ar vienas no tām inversiju. Tādējādi dekodēšana notiks, ja pie stroboskopa ieejām būs signāli “1” un “0”, jebkura cita kombinācija atspējos dekodera darbību (visās izejās “1”). Šāda organizācija ļauj izveidot dekodētāju 8 tikai vienā gadījumā, neizmantojot papildu elementus:

Līdzīgi kā ID3 mikroshēmai dekoderos uz ID4 mikroshēmām, ir viegli palielināt bitu dziļumu:

Ja nepieciešams, ID4 izeju skaitu var palielināt līdz 10 un pārvērst par nepilnīgu BCD dekodētāju 4 ieejām un 10 izejām, izmantojot vienkāršu loģiku:

Varat redzēt K155 sērijas mikroshēmu (1533, 555, 133) TTL jaudas pieslēgumu.

——————————————-

Mikroshēma K555ID5
Tas ir 155ID4 analogs ar vienīgo atšķirību, ka dekodera izejas tiek montētas saskaņā ar atvērtā kolektora shēmu:

Varat redzēt K155 sērijas mikroshēmu (1533, 555, 133) TTL jaudas pieslēgumu.

——————————————-

Mikroshēma K155ID1
Nepilnīgs BCD dekoders 4 ieejām un 10 izejām. Atšķirīga iezīme mikroshēmas - augstsprieguma izejas atslēgas ar atvērtu kolektoru. Mikroshēmai ir minimāla vadība - 4 ieejas binārā koda padevei un 10 izejas saņemtā koda attēlošanai decimāldaļās (plus divas jaudas izejas).

Ievadi kontrolē TTL līmeņi. Izejas var noslogot (faktiski šim nolūkam ir paredzēta mikroshēma) ar augstsprieguma gāzizlādes indikatoriem, kas tiek darbināti ar pastāvīgu vai pulsējošu spriegumu līdz 300 V. Kad tiek saņemts binārais kods ieejās 3, 6, 7, 4, šim kodam atbilstošā izeja ir pievienota korpusam (- barošanas avots) . Visas pārējās izejas šajā laikā ir slēgtas (ir augsta pretestība - "pārtraukums"). Ja ieejai tiek piemērots skaitļu 10-15 binārais ekvivalents (to pieļauj četru bitu binārā ieeja), tad visas mikroshēmas izejas tiks izslēgtas. Elektroinstalācijas shēma gāzes izlādes indikators 155ID1 mikroshēmai ir vienkārša:

Izlādes katodi ir savienoti ar dekodera izejām, kopējais anods caur rezistoru R1 (minimums 22 kOhm) ar gāzizlādes indikatora barošanas avotu. Šī avota mīnuss ir savienots ar mikroshēmas negatīvo strāvas vadu.

Varat redzēt K155 sērijas mikroshēmu (1533, 555, 133) TTL jaudas pieslēgumu.

——————————————-

Mikroshēma K555ID6
Nepilnīgs BCD dekodētājs, kas darbojas pēc tāda paša algoritma kā 155ID1. Vienīgā atšķirība ir tā, ka ID6 izejām ir parastie taustiņi, kas dod TTL līmeņus "0", "1".

Saņemot bināro kodu, mikroshēma attiecīgajā izvadā iestata līmeni "0", bet pārējā - "1". Ar ievades kodu 10-15 visām izejām ir "1".

Varat redzēt K155 sērijas mikroshēmu (1533, 555, 133) TTL jaudas pieslēgumu.

——————————————-

Mikroshēma K555ID7, KR1533ID7, KR531ID7
Pilnīgs BCD dekoderis 3 ieejām un astoņām izejām. Ieejas tiek izmantotas trīsciparu binārā koda piegādei, izejas tiek izmantotas tā decimāldaļas ekvivalenta izdošanai (aktīvā līmeņa zemais līmenis).

Izejas signāla bloķēšanai ir trīs ieejas S, kas savienotas ar "AND", no kurām divas ir apgrieztas. Ja pie ieejām 4, 5, 6 ir attiecīgi "0", "0", "1" līmeņi, ir atļauta dekodēšana, ar jebkuru citu kombināciju visās dekodētāja izejās tiek iestatīts augsts līmenis. Izmantojot uzlaboto vārtu kontroli, dekodētājus var apvienot, lai palielinātu to bitu dziļumu, izmantojot nelielus papildu elementus vai bez tiem. Piemēram, zemāk ir 32 bitu dekodētāja ķēde, kurā tiek izmantots tikai viens papildu invertors.

Varat redzēt K155 sērijas mikroshēmu (1533, 555, 133) TTL jaudas pieslēgumu.

——————————————-

Mikroshēma K155ID10, K555ID10
Nepilnīgs BCD dekodētājs četrām ieejām un desmit izejām.

Tas pēc tapu izkārtojuma un darbības loģikas ir līdzīgs mikroshēmai K155ID6, taču ID10 izejas ir veidotas pēc atvērta kolektora ķēdes, un izejas slēdži ir paredzēti pietiekami lielai izejas strāvai. Ar zemu izejas līmeni 555. sērijas dekodera atslēga spēj noturēt strāvu līdz 24 mA, 155 un 133 sēriju - līdz 80 mA. Ja visu sēriju izeja ir izslēgta, spriegums tajā var sasniegt 15 V, kas ļauj tieši darbināt mazjaudas elektromagnētisko releju:

Varat redzēt K155 sērijas mikroshēmu (1533, 555, 133) TTL jaudas pieslēgumu.

——————————————-

Mikroshēma KR531ID14, KR1533ID14
Divi pilnībā BCD dekoderi ar 2 ciparu ievadi un 4 ciparu decimāldaļu izvadi katrs.

Ja ieejai tiek lietots binārs divciparu kods, tā decimālais ekvivalents tiek iestatīts attiecīgajā dekodētāja izvadē. Abu dekoderu ieejas ir tiešas, izejas ir apgrieztas. Turklāt katrs no dekodētājiem ir ierobežots ar atsevišķu signālu S (apgrieztā ieeja). Ja vārtu ieejā ir “0”, dekodētājs darbojas; ja līmenis ir augsts, tas visas izejas ievieto stāvoklī “1”.

Tāpat kā visus dekoderus KR1533 (531), ID14 var pieslēgt kaskādē, lai palielinātu bitu dziļumu. Zemāk esošajā attēlā ir parādīta nepilnīga dekodera diagramma 4 ieejām un 12 izejām, kas sastāv no diviem KR531ID14 korpusiem.

Varat redzēt K155 sērijas mikroshēmu (1533, 555, 133) TTL jaudas pieslēgumu.

——————————————-

Loģiskās ierīces ir sadalītas divās klasēs: kombinētās un secīgās.

Ierīci sauc kombinēta, ja tā izejas signālus kādā laika brīdī unikāli nosaka ieejas signāli, kas notiek šajā brīdī.

Pretējā gadījumā ierīci sauc par secīgu vai galīgu automātu (digitālais automāts, automāts ar atmiņu). Secīgām ierīcēm noteikti ir atmiņas elementi. Šo elementu stāvoklis ir atkarīgs no ievades signālu vēstures. Seriālo ierīču izejas signālus nosaka ne tikai signāli, kas atrodas pie ieejām Šis brīdis laiks, bet arī atmiņas elementu stāvoklis. Tādējādi seriālās ierīces reakcija uz noteiktiem ievades signāliem ir atkarīga no tās darbības vēstures.

Gan kombinēto, gan secīgo ierīču vidū praksē visplašāk tiek izmantotas tipiskās.

Kodētāji

Kodētājs ir kombinēta ierīce, kas pārvērš decimālskaitļus binārā skaitļu sistēmā, un katrai ievadei var piešķirt decimālskaitli, un izejas loģisko signālu kopa atbilst noteiktam binārajam kodam. Kodētāju dažreiz sauc par "kodētāju" (no angļu valodas kodētāja), un to izmanto, piemēram, lai spiedpogu vadības paneļa tastatūrā ierakstītos decimālskaitļus pārvērstu bināros skaitļos.

Ja ieeju skaits ir tik liels, ka kodētājā tiek izmantotas visas iespējamās izejas signālu kombinācijas, tad šādu kodētāju sauc par pabeigtu, ja ne visu, tad par nepilnu. Ieeju un izeju skaits pilnā kodētājā ir saistīts ar sakarību n= 2 m , kur n ir ieeju skaits, m ir izeju skaits.

Tātad, lai tastatūras kodu pārveidotu par četrciparu bināro skaitli, pietiek izmantot tikai 10 ievades, kamēr kopējais skaitlis iespējamās ievades būs vienāds ar 16 (n = 2 4 = 16), tāpēc kodētājs 10 × 4 (no 10 līdz 4) būs nepilnīgs.

Apsveriet piemēru kodētāja izveidei desmit bitu vienības koda (decimālskaitļi no 0 līdz 9) konvertēšanai binārā kodā. Šajā gadījumā tiek pieņemts, ka signāls, kas atbilst loģiskai vienībai, vienlaikus tiek pielietots tikai vienai ieejai. Simbolsšāds kodētājs un kodu atbilstības tabula ir parādīta att. 3.35.

Izmantojot šo uzmeklēšanas tabulu, mēs rakstām loģiskās izteiksmes, iekļaujot loģiskajā summā tos ievades mainīgos, kas atbilst kāda izvades mainīgā vienībai. Tātad izejā 1 būs loģisks "1", kad loģiskais "1" būs vai nu pie ieejas X 1, vai X 3, vai X 5, vai X 7, vai X 9, t.i., y 1 \u003d X 1 + X 3 + X 5 + X 7 + X 9

Līdzīgi mēs iegūstam y 2 \u003d X 2 + X 3 + X 6 + X 7 y 3 \u003d X 4 + X 5 + X 6 + X 7 y 4 \u003d X 8 + X 9

Iedomāsimies attēlā. 3.36 šāda kodētāja shēma, izmantojot VAI elementus.
Praksē bieži tiek izmantots prioritārais kodētājs. Šādos kodētājos binārais skaitļa kods atbilst lielākajam ievades skaitlim, kuram tiek pielietots signāls “1”, t.i., ir atļauts sūtīt signālus uz vairākām prioritārā kodētāja ieejām, un tas iestata skaitļa kodu, kas atbilst augstākā ieeja izejā.

Aplūkosim kā piemēru (3.37. att.) kodētāju ar prioritāro (prioritātes kodētāju) K555IVZ no K555 (TTLSh) mikroshēmu sērijas.

Kodētājam ir 9 apgrieztās ieejas, kas apzīmētas ar PR l , ..., PR 9 . Saīsinājums PR nozīmē "prioritāte". Kodētājam ir četras apgrieztās izejas B l , ..., B 8 . Saīsinājums B nozīmē "riepa" (no angļu valodas autobusa). Skaitļi nosaka aktīvā līmeņa vērtību (nulle) attiecīgajā binārā skaitļa bitā. Piemēram, B 8 nozīmē, ka šīs izejas nulle atbilst skaitlim 8. Acīmredzot tas ir nepilnīgs kodētājs.

Ja visām ieejām ir loģiskā, tad visām izejām ir arī loģiskā, kas atbilst skaitlim 0 tā sauktajā apgrieztajā kodā (1111). Ja vismaz vienā ieejā ir loģiskā nulle, tad izejas signālu stāvokli nosaka ieejas lielākais skaitlis, kuram ir loģiskā nulle, un tas nav atkarīgs no signāliem ieejās ar mazāku skaitli.

Piemēram, ja ieejā PR 1 - loģiskā nulle, bet visās pārējās ieejās - loģiskā vienība, tad izejām ir šādi signāli: B 1 - 0, B 2 - 1, B 4 - 1, B 8 - 1, kas atbilst skaitlim 1 apgrieztā kodā (1110).

Ja ieeja PR 9 ir loģiska nulle, tad neatkarīgi no citiem ieejas signāliem izejās ir šādi signāli: B 1 - 0, B 2 - 1, B 4 - 1, B 8 - 0, kas atbilst skaitlim 9 apgrieztajā kodā (0110) .

Kodētāja galvenais mērķis ir pārveidot signāla avota numuru kodā (piemēram, nospiestas pogas numurs uz noteiktas tastatūras).

Dekoderi

To sauc par kombinētu ierīci., kas pārvērš n-bitu bināro kodu loģiskā signālā, kas parādās izejā, kura decimālskaitlis atbilst binārajam kodam. Ieeju un izeju skaits tā sauktajā pilnajā dekodētājā ir saistīts ar sakarību m= 2 n , kur n ir ieeju skaits un m ir izeju skaits. Ja dekodētājs izmanto nepilnu izeju skaitu, tad šādu dekodētāju sauc par nepilnīgu. Tātad, piemēram, dekoders ar 4 ieejām un 16 izejām būs pilnīgs, un, ja būtu tikai 10 izejas, tad tas būtu nepilnīgs.

Piemēram, pievērsīsimies K555 sērijas dekodētājam K555ID6 (3.38. att.).

Dekodētājam ir 4 tiešās ieejas, kas apzīmētas ar A 1 , ..., A 8 . Saīsinājums A apzīmē "adrese" (no angļu valodas adreses). Šīs ievades sauc par adresi. Cipari nosaka aktīvā līmeņa vērtības (viens) attiecīgajā binārā skaitļa ciparā. Dekodētājam ir 10 apgrieztās izejas Y 0 , ..., Y 9 . Cipari nosaka decimālo skaitli, kas atbilst dotajam binārajam skaitlim ieejās. Acīmredzot šis dekodētājs ir nepilnīgs.

Aktīvā līmeņa vērtībai (nullei) ir izvade, kuras skaitlis ir vienāds ar decimālskaitli, ko nosaka binārais skaitlis ieejā. Piemēram, ja visas ievades ir loģiskās nulles, tad izvade Y 0 ir loģiskā nulle, bet pārējās izejas ir loģiskā nulle. Ja ieeja A 2 ir loģiskā nulle, bet atlikušās ieejas ir loģiskā nulle, tad izvade Y 2 ir loģiskā nulle, bet pārējās izejas ir loģiskā nulle. Ja ievade ir binārs skaitlis, kas lielāks par 9 (piemēram, visas ievades ir viena, kas atbilst binārajam skaitlim 1111 un decimālajam skaitlim 15), tad visas izejas ir loģiskas.

Dekoderis ir viena no plaši izmantotajām loģiskajām ierīcēm. To izmanto dažādu kombinētu ierīču veidošanai.

Aplūkotie kodētāji un dekoderi ir vienkāršāko koda pārveidotāju piemēri.

Kodu pārveidotāji

Vispārīgā gadījumā tiek sauktas ierīces, kas paredzētas viena koda pārvēršanai citā, un bieži tās veic nestandarta koda konvertēšanu. Kodu pārveidotājus apzīmē ar X/Y.

Apsveriet pārveidotāja ieviešanas iezīmes, piemēram, pārveidojot trīs elementu kodu piecu elementu kodā. Pieņemsim, ka ir nepieciešams ieviest koda atbilstības tabulu, kas parādīta attēlā. 3.39.

Šeit N apzīmē decimālo skaitli, kas atbilst ievades binārajam kodam. Kodu pārveidotāji bieži veido dekodētāja-kodētāja shēmu. Dekodētājs pārveido ievades kodu par kādu decimālskaitli, un pēc tam kodētājs ģenerē izvades kodu. Pēc šī principa izveidotā pārveidotāja diagramma ir parādīta attēlā. 3.40, kur tiek izmantots matricas diodes kodētājs. Šāda pārveidotāja darbības princips ir diezgan vienkāršs. Piemēram, ja visām dekodētāja ieejām ir loģisks “O”, tad tā izejā 0 parādās loģiskais “1”, kas noved pie “1” parādīšanās pie 4 un 5 izejām, t.i., pirmajā rindā. ir ieviesta koda atbilstības tabula.


Nozares izlaidumi liels skaits kodētāju, dekoderu un koda pārveidotāji, piemēram, 4x16 dekoderis ar strobošanu (K555IDZ), koda pārveidotājs 7x5 LED matricas vadībai (K155ID8), koda pārveidotājs ciparnīcas indikatora vadībai (K155ID15) utt.

Dekoderi ļauj pārveidot viena veida bināro kodu citā. Piemēram, konvertējiet pozicionālo bināro kodu uz lineāru oktālu vai heksadecimālu. Transformācija tiek veikta saskaņā ar noteikumiem, kas aprakstīti patiesības tabulās, tāpēc dekoderu uzbūve nav grūta. Lai izveidotu dekodētāju, varat izmantot noteikumus.

Dekodētājs

Apsveriet piemēru, kā izstrādāt dekodētāja ķēdi no binārās uz decimāldaļu. Decimālais kods parasti tiek parādīts kā viens bits uz decimālciparu. Decimālkodā ir desmit cipari, tāpēc, lai parādītu vienu zīmi aiz komata, ir nepieciešami desmit dekodētāja izvadi. Šo secinājumu signālu var izmantot. Vienkāršākajā gadījumā jūs varat vienkārši parakstīt parādīto ciparu virs gaismas diodes Decimāldekodera patiesības tabula ir parādīta 1. tabulā.

1. tabula. Decimāldaļas dekodētāja patiesības tabula.

Ievades				izejas
8	4	2	1	0	1	2	3	4	5	6	7	8	9
0	0	0	0	1	0	0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	0	0	0	0	0	0	0
0	0	1	0	0	0	1	0	0	0	0	0	0	0
0	0	1	1	0	0	0	1	0	0	0	0	0	0
0	1	0	0	0	0	0	0	1	0	0	0	0	0
0	1	0	1	0	0	0	0	0	1	0	0	0	0
0	1	1	0	0	0	0	0	0	0	1	0	0	0
0	1	1	1	0	0	0	0	0	0	0	1	0	0
1	0	0	0	0	0	0	0	0	0	0	0	1	0
1	0	0	1	0	0	0	0	0	0	0	0	0	1

Dekodera mikroshēmas shēmas shēmās ir parādītas 2. attēlā. Šajā attēlā parādīts BCD dekodētāja apzīmējums, pilns iekšējais ķēdes shēma kas parādīts 1. attēlā.

2. attēls. Bināro decimālo dekodētāja parastais grafiskais apzīmējums

Tieši tādā pašā veidā jūs varat iegūt ķēdes shēmu jebkuram citam dekodētājam (dekodētājam). Visizplatītākās shēmas ir oktālie un heksadecimālie dekoderi. Indikācijai šādi dekoderi pašlaik praktiski netiek izmantoti. Pamatā šādi dekoderi tiek izmantoti kā sarežģītāku digitālo moduļu neatņemama sastāvdaļa.

Septiņu segmentu dekodētājs

Bieži izmanto, lai parādītu decimālos un heksadecimālos ciparus. Attēls septiņu segmentu indikators un tā segmentu nosaukums ir parādīts 3. attēlā.

3. attēls. Septiņu segmentu indikatora attēls un tā segmentu nosaukumi

Lai uz šāda indikatora parādītu skaitli 0, pietiek apgaismot segmentus a, b, c, d, e, f. Skaitļa "1" attēlam ir izgaismoti segmenti b un c. Tādā pašā veidā varat iegūt visu pārējo decimālskaitļu vai heksadecimālo ciparu attēlus. Visas šādu attēlu kombinācijas sauc par septiņu segmentu kodu.

Izveidosim dekodētāja patiesības tabulu, kas ļaus mums pārvērst bināro kodu septiņu segmentu kodā. Ļaujiet segmentiem aizdegties ar nulles potenciālu. Tad septiņu segmentu dekodētāja patiesības tabula iegūs 2. tabulā parādīto formu. Signālu īpašā vērtība dekodera izejā ir atkarīga no mikroshēmas izejas. Šīs shēmas tiks apspriestas vēlāk nodaļā par kartēšanu dažāda veida informāciju.

2. tabula. Septiņu segmentu dekodētāja patiesības tabula

Ievades				izejas
8	4	2	1	a	b	c	d	e	f	g
0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	1	0	0	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0
0	0	1	1	0	0	0	0	1	1	0
0	1	0	0	1	0	0	1	1	0	0
0	1	0	1	0	1	0	0	1	0	0
0	1	1	0	0	1	0	0	0	0	0
0	1	1	1	0	0	0	1	1	1	1
1	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0	1	0	0

Saskaņā ar patvaļīgas patiesības tabulas patvaļīgas patiesības tabulas konstruēšanas principiem iegūstam septiņu segmentu dekodētāja shematisku diagrammu, kas realizē 2. tabulā doto patiesības tabulu. Šoreiz mēs sīkāk neaprakstīsim izstrādes procesu. ķēde. Iegūtā septiņu segmentu dekodētāja shēmas shēma ir parādīta 4. attēlā.

Patenta RU 2559705 īpašnieki:

Izgudrojums attiecas uz datortehnoloģiju, automatizācijas jomu un var tikt izmantots dažādās digitālās struktūrās un sistēmās automātiskai vadībai, informācijas pārraidei utt.

Dažādās skaitļošanas un vadības sistēmās plaši tiek izmantoti dekoderi, kas ieviesti, pamatojoties uz tranzistoru-tranzistoru un emitētāju savienotu loģiku, kas darbojas saskaņā ar Būla algebras likumiem un kuriem izejā ir divi loģiski stāvokļi “0” un “1”, raksturo zems un augsts potenciāls. Dekodera klasiskā arhitektūra ir publicēta rakstos un grāmatās, tiek masveidā ražotas mikroshēmas.

Būtisks šīs klases dekoderu trūkums ir tas, ka tā loģiskajiem elementiem, izmantojot potenciālos bināros signālus, ir daudzpakāpju struktūra, kuru nav iespējams vai neefektīvi izmantot mūsdienu zemsprieguma tehniskajos procesos, kā arī darbības režīmu nelinearitāte. loģisko elementu un ieejas signālu struktūras elementi un parametru kritiskums. Galu galā tas noved pie zināmo dekoderu veiktspējas samazināšanās.

Kā apstrādes ierīces digitālā informācija Tiek izmantotas arī tranzistoru kaskādes ievades loģisko mainīgo (strāvu) konvertēšanai, kas tiek realizētas, pamatojoties uz strāvas spoguļiem, kas realizē ieejas strāvas mainīgo loģiskās apstrādes funkciju.

Būtisks šīs klases zināmo ķēžu trūkums ir tas, ka tās neīsteno divu ieejas strāvas signālu ar četriem stāvokļiem "00", "01", "10", "11" pārveidošanu četros izejas strāvas signālos. Tas neļauj uz tā pamata izveidot pilnīgu signālu apstrādes rīku bāzi ar strāvas mainīgajiem, kas darbojas pēc lineārās algebras principiem.

Darbos, kā arī šī pieteikuma līdzautora monogrāfijās ir parādīts, ka Būla algebra ir vispārīgākas lineārās algebras īpašs gadījums, kuras praktiskā realizācija jaunas skaitļošanas un loģisko ierīču struktūrā. automatizācijas ģenerēšanai nepieciešams izveidot īpašu elementu bāzi, kas realizēta uz loģikas pamata ar divvērtību un daudzvērtību iekšējiem reprezentācijas signāliem, kurā standarta loģiskā signāla ekvivalents ir strāvas kvants Ι 0 . Apgalvotā ierīce "Decoder 2 to 4" attiecas uz šāda veida loģiskajām ierīcēm un darbojas ar ieejas strāvas signāliem un ģenerē izejas strāvas signālu.

Tuvākais pieprasītās ierīces prototips ir loģiskā ierīce "Decoder 2 to 4", kas uzrādīta ASV patentā 5742154 un satur pirmo 1 un otro 2 ierīces loģiskās ievades, pirmo 3, otro 4, trešo 5, ceturtie 6 ierīces strāvas loģiskie izvadi, pirmie 7, otrie 8 un trešie 9 izejas tranzistori, kuru bāzes ir apvienotas un savienotas ar pirmo 10 nobīdes sprieguma avotu, ceturtais 11, piektais 12 un sestais 13 izejas tranzistori. cita veida vadītspēja, kuras bāzes ir apvienotas un savienotas ar otro 14 nobīdes sprieguma avotu, pirmā 7 izejas tranzistora emitētājs savienots ar ceturtā 11 izejas tranzistora emitētāju, otrā 8 izejas tranzistora emitētājs ir savienots ar piektā 12 izejas tranzistora emitētāju, trešā 9 izejas tranzistora emitētājs ir savienots ar sestā 13 izejas tranzistora emitētāju, ierīces pirmās 3 strāvas loģiskās izejas ir savienotas ar pirmo 7 izeju kolektoru tranzistors, otrais 4 ierīces strāvas loģiskā izeja ir savienota ar trešā 9 izejas tranzistora kolektoru, ceturtā 11 izejas tranzistora kolektors ir savienots ar ierīces trešo 5 strāvas loģisko izeju, sestā kolektors 13 izejas tranzistors ir savienots ar ierīces ceturto 6 strāvas loģisko izeju, pirmie 15 un otrie 16 strāvas spoguļi ir saskaņoti ar pirmo 17 barošanas avota kopni, trešais 18 strāvas spogulis, kas ir saskaņots ar otro 19 barošanas avota kopni, palīgierīci. atsauces strāvas avots 20.

Izgudrojuma galvenais mērķis ir radīt loģikas elements, kas nodrošina divu ieejas loģisko mainīgo stāvokļa dekodēšanu un četru izejas signālu veidošanos pašreizējā formā. Galu galā tas ļauj palielināt zināmo informācijas konvertēšanas ierīču ātrumu, izmantojot izgudrojuma dekodētāju, un izveidot skaitļošanas ierīču elementu bāzi, kas darbojas pēc daudzvērtīgas lineārās algebras principiem.

Problēmu atrisina fakts, ka loģiskajā ierīcē "Decoder 2 to 4" (1. att.), kas satur pirmos 1 un otros 2 ierīces loģiskos ievadus, pirmo 3, otro 4, trešo 5, ceturtie 6 ierīces strāvas loģiskie izvadi, pirmie 7, otrais 8 un trešais 9 izejas tranzistori, kuru bāzes ir apvienotas un savienotas ar pirmajiem 10 nobīdes sprieguma avotiem, ceturtais 11, piektais 12 un sestais 13 izejas tranzistori. dažāda veida vadītspēja, kuras bāzes ir apvienotas un savienotas ar otro 14 nobīdes sprieguma avotu, pirmā 7 izejas tranzistora emitētājs ir savienots ar ceturtā UN izejas tranzistora emitētāju, otrā 8 izejas tranzistora emitētājs ir savienots ar piektā 12 izejas tranzistora emitētāju, trešā 9 izejas tranzistora emitētājs ir savienots ar sestā 13 izejas tranzistora emitētāju, ierīces pirmās 3 strāvas loģiskās izejas ir savienotas ar pirmo 7 izeju kolektoru tranzistors, otrais 4 ierīces strāvas loģiskā izeja ir savienota ar trešā 9 izejas tranzistora kolektoru, ceturtā 11 izejas tranzistora kolektors ir savienots ar ierīces trešo 5 strāvas loģisko izeju, sestā kolektors 13 izejas tranzistors ir savienots ar ierīces ceturto 6 strāvas loģisko izeju, pirmajiem 15 un otrajiem 16 strāvas spoguļiem, kas ir saskaņoti ar pirmo 17 barošanas avota kopni, trešais 18 strāvas spogulis, kas savienots ar otro 19 barošanas avota kopni, palīgreferences strāvas avots 20, tiek nodrošināti jauni elementi un pieslēgumi - ierīces pirmā 1 loģiskā ieeja ir savienota ar trešā 18 strāvas spoguļa ieeju, ierīces otrā 2 loģiskā ieeja savienota ar pirmo 15 strāvas ieeju. spogulis, pirmā 15 strāvas spoguļa pirmā 21 strāvas izeja ir savienota ar otrā 8 un piektā 12 izejas tranzistoru kombinētajiem emitētājiem un caur palīgreferences strāvas avotu 20 ir savienota ar otro 19 barošanas avota kopni, otrā 22 strāva. pirmā 15 strāvas spoguļa izeja, kas savienota ar pirmā 7 un ceturtā 11 izejas tranzistoru kombinētajiem emitētājiem un savienota ar trešā 18 strāvas spoguļa pirmajiem 23 strāvas izvadiem, otrā 8 izejas tranzistora kolektors ir pievienots otrais 16 strāvas spogulis, kura strāvas izeja ir savienota ar trešā 9 un sestā 13 izejas tranzistoru kombinētajiem emitētājiem un ir savienota ar trešā 18 strāvas spoguļa otro 24 strāvas izeju, un piektā 12 izejas kolektoru tranzistors ir savienots ar otro 19 barošanas avota kopni.

Prototipa loģiskās vienības izkārtojums ir parādīts attēlā. 1. Zīm. 2. attēlā ir parādīta pretenzijā minētās ierīces diagramma saskaņā ar pretenziju 1. punktu.

Zīm. 3 ir parādīta pretenzijā norādītās ierīces diagramma saskaņā ar pretenziju 2. punktu, 3. punktu, 4. punktu.

Zīm. 4 ir shematiska diagramma Fig. 3 datorsimulācijas vidē MS9 ar galveno funkcionālo vienību specifisku ieviešanu (strāvas spoguļi, atsauces strāvas avoti).

Zīm. 5. attēlā parādīti Fig. shēmas datorsimulācijas rezultāti. 4.

Loģiskā ierīce "Dekoders no 2 līdz 4" attēlā. 2 satur ierīces pirmos 1 un otros 2 loģiskos ieejas, pirmos 3, otros 4, trešos 5, ceturtajā 6 ierīces strāvas loģiskās izejas, pirmos 7, otros 8 un trešos 9 izejas tranzistorus, kuru bāzes ir apvienotas un pievienotas pirmajam 10 nobīdes sprieguma avotam, ceturtajam 11, piektajam 12 un sestajam 13 dažāda veida vadītspējas izejas tranzistoriem, kuru bāzes ir apvienotas un savienotas ar otro 14 nobīdes sprieguma avotu, pirmā 7 izejas tranzistora emitētājs ir savienots ar ceturtā 11 izejas tranzistora emitētāju, otrā 8 izejas tranzistora emitētājs ir savienots ar piektā 12 izejas tranzistora emitētāju, trešā 9 izejas tranzistora emitētājs ir savienots ar sestā 13 izejas tranzistora emitētājs, ierīces pirmās 3 strāvas loģiskās izejas ir savienotas ar pirmā 7 izejas tranzistora kolektoru, ierīces otrā 4 strāvas loģiskā izeja ir savienota ar trešā 9 izejas tranzistora kolektoru , ceturtā 11 izejas tranzistora kolektors ir savienots ar ierīces trešo 5 strāvu loģisko izeju, sestā 13 izejas tranzistora kolektors ir savienots ar ierīces ceturto 6 strāvas loģisko izeju, pirmā 15 un otrā 16 strāva. spoguļi saskaņoti ar pirmo 17 barošanas avota kopni, trešais 18 strāvas spogulis saskaņots ar otro 19 barošanas avota kopni, palīgstrāvas atsauces avots 20. Ierīces pirmā 1 loģiskā ieeja ir savienota ar trešā 18 strāvas spoguļa ieeju, ierīces otrās 2 loģiskās ieejas ir savienotas ar pirmā 15 strāvas spoguļa ieeju, pirmā 15 strāvas spoguļa pirmā 21 strāvas izeja ir savienota ar otrā 8 un piektā 12 izejas tranzistoru kombinētajiem emitētājiem un caur palīgierīci. atsauces strāvas avots 20 ir savienots ar otro 19 barošanas avota kopni, pirmā 15 strāvas spoguļa otrā 22 strāvas izeja ir savienota ar pirmo 7 un ceturto 11 izejas tranzistoru kombinētajiem emitētājiem un ir savienota ar pirmajiem 23 strāvas izvadiem trešais 18 strāvas spogulis, otrā 8 kolektors izejas tranzistors ir savienots ar otrā 16 strāvas spoguļa ieeju, kura strāvas izeja ir savienota ar trešā 9 un sestā 13 izejas tranzistoru kombinētajiem emitētājiem un ir savienota uz trešā 18 strāvas spoguļa otro 24 strāvas izeju, un piektā 12 izejas tranzistora kolektors ir savienots ar otro 19 strāvas padeves kopni.

Zīm. 3 saskaņā ar pretenziju 2. punktu, ierīces pirmā 1 loģiskā ieeja ir savienota ar trešā 18 strāvas spoguļa ieeju caur pirmo papildu invertēšanas pakāpi, kas izgatavota pirmā 26 papildu strāvas spoguļa veidā, kas saskaņota ar pirmā 17 barošanas kopne.

Zīm. 3, saskaņā ar pretenziju 3. punktu ceturtā 11 izejas tranzistora kolektors ir savienots ar ierīces trešo 5 strāvas loģisko izeju caur otro papildu invertēšanas pakāpi, kas izgatavota otrā 27 papildu strāvas spoguļa veidā, saskaņota ar otro 19 barošanas kopni.

Turklāt Fig. 3, saskaņā ar pretenziju 4. punktu sestā 13 izejas tranzistora kolektors ir savienots ar ierīces ceturto 6 strāvas loģisko izeju caur trešo papildu invertēšanas pakāpi, kas izgatavota trešā 28 papildu strāvas spoguļa veidā, saskaņota ar otro 19 barošanas kopni.

Apsveriet piedāvātās dekodētāja ķēdes darbību ar strāvas ieejām un izejām attēlā. 2.

2 līdz 4 dekodētājs īsteno labi zināmas funkcijas:

kur A 0 , A ¯ 0 - tiešie un apgrieztie signāli pie ierīces 1. ieejas attēlā. 2,

A 1 , A ¯ 1 - tiešie un apgrieztie signāli pie ierīces 2. ieejas attēlā. 2.

To ieviešanas iezīme lineārajā algebrā ir saīsinātās starpības operācijas izmantošana šim nolūkam:

kuras patiesības tabula ir dota zemāk

No tabulas izriet, ka no četrām iespējamām ievades mainīgo vērtību kombinācijām viena funkcijas vērtība atbilst tikai vienai kombinācijai, kas atbilst nosacījumam A 0 >A 1 . Patiesības tabulā norādot tiešos un apgrieztos ievades mainīgos, var iegūt vienu funkcijas vērtību, kas atbilst jebkurai no iespējamajām ievades mainīgo vērtību kombinācijām.

Lietojot šo darbību, tiek parādīts šāds dekodētāja loģisko funkciju attēlojums:

Šo darbību īstenošana ir šāda.

Ieejas mainīgo A 0 un A 1 signāli caur loģiskajām ieejām 1 un 2 tiek ievadīti pirmajiem 15 un trešajiem 18 strāvas spoguļiem, caur kuriem tiek reizināti norādītie signāli un mainās to zīme. Šajā gadījumā signāls A 0 tiek pārraidīts izplūstošas ​​strāvas veidā (t.i., A 0 formā) un, izmantojot trešo strāvas spoguli 18, tiek pārveidots par ienākošo strāvu (t.i., formā -A). 0), un A 1 nāk tiešā veidā ienākošās strāvas veidā (ti, -A 1 formā) un ar pirmā strāvas spoguļa palīdzību 15 tiek pārveidots par izejošo strāvu (ti, formā no A 1).

Pirmā strāvas spoguļa 15 izejas 22 un trešā strāvas spoguļa 18 23 pieslēguma punktā tiek realizēta darbība A 1 -A 0. Atšķirības signāls tiek pievadīts tranzistoru 7 un 11 kombinētajiem emitētājiem, kuru darbības režīmus nosaka pirmie 10 un otrie 14 nobīdes sprieguma avoti.

Ja starpības signāls ir pozitīvs, t.i. A 0 -A 1 >0, tranzistors 7 ir aizvērts, tranzistors 11 ir atvērts, un izejai 5 tiek dots ieplūstošās strāvas kvants, kas atbilst -(A 0 -A 1)=A 1 -A 0, kas nodrošina izteiksme (2). Citām strāvas kvantu vērtību kombinācijām 5. izejā nebūs strāvas.

Ja A 0 -A 1 ≤0, tad tranzistors 7 ir atvērts, tranzistors 11 ir aizvērts un izejai 3 tiek dots izplūstošās strāvas kvants, kas atbilst A 0 -A 1, kas realizē izteiksmi (3). Citām pašreizējo kvantu vērtību kombinācijām 3. izejā nebūs strāvas.

Pirmā strāvas spoguļa izejas 21 un papildu atsauces strāvas avota 20 savienojuma punktā tiek atņemts A 1 -1. Atšķirības signāls tiek pievadīts tranzistoru 8 un 12 kombinētajiem emitētājiem, kuru darbības režīmus nosaka pirmie 10 un otrie 14 nobīdes sprieguma avoti. Ja starpības signāls ir pozitīvs, t.i. A 1 -1>0, tranzistors 8 ir aizvērts un tranzistors 12 ir atvērts. Ja starpības signāls ir mazāks vai vienāds ar nulli, tad tranzistors 8 ir atvērts un tranzistors 12 ir aizvērts.

Pirmajā gadījumā signāls caur tranzistoru 12 aizveras zemei. Otrajā gadījumā izplūstošās diferenciālās strāvas kvants A 1 -1 ar trešā strāvas spoguļa 16 palīdzību tiek pārvērsts aizplūstošās strāvas kvantā 1-A 1 un no tā tiek atņemts ieplūstošās strāvas kvants -A 0. Atšķirības signāls tiek pievadīts tranzistoru 9 un 13 kombinētajiem emitētājiem, kuru darbības režīmus nosaka pirmie 10 un otrie 14 nobīdes sprieguma avoti. Ja starpības signāls ir pozitīvs, t.i. tranzistors 9 ir aizvērts un tranzistors 13 ir atvērts. Tajā pašā laikā izvadei 6 tiek izvadīts starpības signāls (1-A 1)-A 0 izplūstošas ​​strāvas kvanta veidā, kas realizē izteiksmi (4). Citām strāvas kvantu vērtību kombinācijām 4. izejā nebūs strāvas.

specifika šo ierīci ir izejas signālu attēlojums ienākošo (pie izejām 3 un 4) un izejošo (pie izejām 5 un 6) strāvas kvantu veidā. Gadījumā, ja ir nepieciešami visi izejas signāli vienā virzienā, dekodētāja ķēde, kas parādīta 1. 3. Tās atšķirība no diagrammas attēlā. 2 ir divu papildu strāvas spoguļu 27 un 28 izmantošana, pie kuru ieejām ir pievienoti tranzistoru 11 un 13 kolektori, un izejas ir dekodera izejas 5 un 6. Rezultātā visus izejas signālus attēlo ienākošās strāvas kvanti.

Kā redzams no iepriekš minētā apraksta, ierīces "Decoder 2 to 4" ieviešana tiek veikta standarta loģisko funkciju veidā saskaņā ar lineārās algebras likumiem, veidojot strāvas kvantu starpību 10. Elementu realizācija uz strāvas spoguļiem daudzos gadījumos ļauj samazināt barošanas spriegumu, un, tā kā visi samazināto ķēžu elementi darbojas aktīvā režīmā, kas paredz, ka pārslēgšanas laikā nav piesātinājuma, palielinās ierīces kopējā veiktspēja. Stabilu strāvas kvantu I 0 vērtību izmantošana, kā arī izejas signāla noteikšana pēc šo strāvu starpības nodrošina nelielu ķēdes darbības atkarību no ārējiem destabilizējošiem faktoriem (barošanas sprieguma novirze, radiācijas un temperatūras ietekme, kopējā režīma traucējumi utt.).

Attēlā parādīts. 9, att. 10 simulācijas rezultāti apstiprina piedāvāto ķēžu norādītās īpašības.

Tādējādi aplūkotie loģiskās ierīces "Dekoders 2 līdz 4" shēmas risinājumi ir raksturīgi ar signāla bināro strāvas attēlojumu un var tikt izmantoti par pamatu skaitļošanas un vadības ierīcēm, izmantojot lineāro algebru, kuras īpašs gadījums ir Būla algebra. .

BIBLIOGRĀFIJA

1. Patents US 6243319 B1, att. 13.

2. Patents US 5604712 A.

3. Patents US 4514829 A.

4. Patents US 20120020179 A1.

5. Patents US 6920078 B2.

6. Patents US 6324117 B1, att. 3.

7. Patenta pieteikums US 20040018019 A1.

8. Patents US 5568061 A.

9. Patents US 5148480 A, att. 4.

10. Brzozowski I., Zachara L., Kos A. Universal design method of n-to-2n decoder // Integrēto shēmu un sistēmu jauktā projektēšana (MIXDES), 2013 Proceedings of the 20th International Conference, 2013. - P. 279 -284 att. 1.

11. Subramanyam M.V. Komutācijas teorija un loģikas dizains / Firewall Media, 2011. Otrkārt, - 783 c, att. 3.174.

12. SN74LVC1G139 2-to-4 Line Decoder [Elektroniskais resurss]. URL: http://www.ti.com/lit/ds/symlink/sn741vc1g139.pdf.

13. Patents US 8159304, att. 5.

14. ASV patents Nr.5977829, att. 1.

15. ASV patents Nr.5789982, att. 2.

16. ASV patents Nr.5140282.

17. ASV patents Nr.6624701, att. 4.

18. ASV patents Nr.6529078.

19. ASV patents Nr.5734294.

20. ASV patents Nr.5557220.

21. ASV patents Nr.6624701.

22. Patents RU Nr.2319296.

23. Patents RU Nr.2436224.

24. Patents RU Nr.2319296.

25. Patents RU Nr.2321157.

26. Patents US 6556075, att. 2.

27. Patents US 6556075, att. 6.

28. Chernov N.I., Yugai V.Y., Prokopenko N.N., et al.. Pamatkoncepcija par daudzvērtīgu digitālo struktūru lineāro sintēzi lineārās telpās // 11th East-West Design & Test Symposium (EWDTS 2013). - Rostova pie Donas, 2013. - C. 146-149.

29. Maļugins V.D. Būla funkciju realizācija ar aritmētiskiem polinomiem // Automatizācija un telemehānika, 1982. Nr.4. 84.-93.lpp.

30. Černovs N.I. Teorijas pamati loģiskā sintēze digitālās struktūras reālo skaitļu laukā // Monogrāfija. - Taganrog: TRTU, 2001. - 147 lpp.

31. Černovs N.I. ASOIU digitālo struktūru lineārā sintēze // Apmācība. - Taganrog: TRTU, 2004 - 118 lpp.

1. Dekodētājs no 2 līdz 4, kas satur pirmo (1) un otro (2) ierīces loģisko ieeju, pirmo (3), otro (4), trešo (5), ceturto (6) ierīces pašreizējo loģisko izeju. , pirmais (7), otrais (8) un trešais (9) izejas tranzistori, kuru bāzes ir apvienotas un savienotas ar pirmo (10) nobīdes sprieguma avotu, ceturto (11), piekto (12) un sesto. (13) cita veida vadītspējas izejas tranzistori, kuru bāzes ir apvienotas un savienotas ar otro (14) nobīdes sprieguma avotu, pirmā (7) izejas tranzistora emitētājs ir savienots ar ceturtā (11) izejas tranzistoru. ) izejas tranzistors, otrā (8) izejas tranzistora emitētājs ir savienots ar piektā (12) izejas tranzistora emitētāju, trešā (9) izejas tranzistora emitētājs ir savienots ar sestā (13) izejas tranzistora emitētāju. izejas tranzistors, ierīces pirmā (3) strāvas loģiskā izeja ir savienota ar pirmā (7) izejas tranzistora kolektoru, otrā (4) ierīces strāvas loģiskā izeja ir savienota ar trešā (9) kolektoru izejas tranzistors, izejas tranzistora ceturtā ( 11) kolektors ir savienots ar ierīces trešo (5) strāvas loģisko izeju, sestā (13) izejas tranzistora kolektors ir savienots ar ceturto (6) strāvas loģiku ierīces izeja, pirmais (15) un otrais (16) strāvas spoguļi, kas saskaņoti ar pirmo (17) barošanas avota kopni, trešais (18) strāvas spogulis saskaņots ar otro (19) barošanas kopni, palīgatsauce strāvas avots (20), kas raksturīgs ar to, ka ierīces pirmā (1) loģiskā ieeja ir savienota ar trešā (18) strāvas spoguļa ieeju, otrā (2) ierīces loģiskā ieeja ir savienota ar ierīces ieeju. pirmais (15) strāvas spogulis, pirmā (15) strāvas spoguļa pirmais (21) strāvas izvads ir savienots ar otrā (8) un piektā (12) izejas tranzistoru kombinētajiem emitētājiem un caur palīgatsauces avota strāvu (20) ) ir savienots ar otro (19) barošanas kopni, pirmā (15) strāvas spoguļa otrā (22) strāvas izeja ir savienota ar pirmā (7) un ceturtā (11) izejas tranzistoru kombinētajiem emitētājiem un ir savienota uz trešā (18) strāvas spoguļa pirmo (23) strāvas izeju, otrā (8) izejas tranzistora kolektors ir savienots ar otrā (16) strāvas spoguļa ieeju, kura strāvas izeja ir savienota ar trešā (9) un sestā (13) izejas tranzistora kombinētie emitteri un ir savienoti ar otro (24) strāvu trešā (18) strāvas spoguļa izvadi, un piektā (12) izejas tranzistora kolektors ir savienots ar otrā (19) barošanas kopne.

2. Dekodētājs no 2. līdz 4. saskaņā ar 1. punktu, kas raksturīgs ar to, ka ierīces pirmā (1) loģiskā ieeja ir savienota ar trešā (18) strāvas spoguļa ieeju caur pirmo papildu invertēšanas pakāpi, kas izgatavota kā pirmais (26) papildu strāvas spogulis, kas atbilst pirmajam (17) barošanas avota sliedei.

3. Dekodētājs no 2. līdz 4. saskaņā ar 1. punktu, kas raksturīgs ar to, ka ceturtā (11) izejas tranzistora kolektors ir savienots ar iekārtas trešo (5) strāvas loģisko izeju caur otru papildu invertēšanas pakāpi, kas izgatavota kā otrs (27) papildu strāvas spogulis, kas saskaņots ar otro (19) barošanas sliedi.

4. Dekodētājs no 2. līdz 4. saskaņā ar 1. punktu, kas raksturīgs ar to, ka sestā (13) izejas tranzistora kolektors ir savienots ar ierīces ceturto (6) strāvas loģisko izeju caur trešo papildu invertēšanas pakāpi, kas izgatavota kā trešais (28) papildu strāvas spogulis, kas saskaņots ar otro (19) barošanas sliedi.

Līdzīgi patenti:

VIELA: izgudrojums attiecas uz kodēšanas līdzekļiem, izmantojot samazinātu kodu grāmatu ar adaptīvu atiestatīšanu. Tehniskais rezultāts ir informācijas apjoma samazināšana, kas tiek pārsūtīta no saņēmējas puses uz raidošo pusi.

Izgudrojums attiecas uz datorzinātne, proti, video informācijas kodēšanai. Tehniskais rezultāts ir video informācijas bitu plūsmas kodēšanas un dekodēšanas efektivitātes paaugstināšana, sadalot datus entropijas slāņos.

Izgudrojums attiecas uz metodi veselu skaitļu secības kodēšanai, uz atmiņas ierīci un signālu, kas nes šādu kodētu secību, kā arī uz metodi šīs kodētās secības atkodēšanai.

Izgudrojums attiecas uz iepriekšējas kodēšanas metodi un sistēmu un metodi iepriekšējas kodēšanas kodu grāmatas konstruēšanai vairāku ievades vairāku izvadu (MIMO) sistēmā.

Izgudrojums attiecas uz tehnoloģiju jomu, kurā tiek izmantoti digitalizēti signāli, un to var izmantot sakaru, ierakstīšanas, ierakstīšanas, atskaņošanas, konvertēšanas, kodēšanas un signālu kompresijas ierīcēs, automātiskās vadības sistēmās.

Izgudrojums attiecas uz telekomunikāciju jomu, proti, uz kriptogrāfijas ierīču un elektroniskās pārbaudes metodēm. Digitālais paraksts(EDS). .

Izgudrojums attiecas uz digitālo signālu apstrādes jomu, jo īpaši uz datu saspiešanu un video sekvenču entropijas kodēšanas uzlabošanu. Tehniskais rezultāts ir palielināt entropijas kodēšanas efektivitāti un samazināt skaitļošanas sarežģītību. Metode datu straumes, kas sastāv no vairākiem sintakses elementiem, apstrādei ir balstīta uz sintakses elementu aizstāšanu, kuru vērtībām ir liela varbūtība rasties, ar sintakses elementiem, kuru vērtībām ir maza varbūtība. Sintaktiskajam elementam tiek noteikts konteksts un tiek aprēķināta to sintaktisko elementu vērtību rašanās varbūtība datu plūsmas modelī, kuriem ir noteikts konteksts. Datu straumes sintaktiskie elementi ar noteiktu kontekstu, ja aprēķinātā sintakses elementa vērtības rašanās varbūtība ir lielāka par doto slieksni, tiek aizstāti ar sintakses elementiem, kuru vērtībām ir maza varbūtība. 3 n. un 10 z.p. f-ly, 4 ill., 2 tab.

Izgudrojums attiecas uz sakaru tehnoloģiju un ir paredzēts informatīvo akustisko signālu spektra mērīšanai. EFEKTS: uzlabo informācijas akustisko signālu spektra mērīšanas precizitāti, paplašina funkcionalitāte ierīcēm, savienojot spektra momentānās vērtības ar regulējama garuma pagaidu akustiskā signāla segmentiem. Lai to izdarītu, spektra mērīšanas metodē tiek izmantota diskrētā kosinusa transformācija (DCT), nevis ātrā Furjē transformācija (FFT), kas ļauj palielināt akustisko signālu spektra mērīšanas precizitāti, palielinot izšķirtspēju, samazinot loga transformācijas sānu daivu līmeni spektrā un samazinot spektrālās amplitūdas novērtējuma svārstības. komponenti, kā arī ļauj samazināt to akustiskā signāla segmentu ilgumu, uz kuriem tiek mērīts momentānais spektrs. , veidojot viena vietā divus signālus (galveno un papildu), un papildu digitālais akustiskais signāls ir ortogonāls galvenajam, tiek saistītas arī izmērītās spektra momentānās vērtības, spektra modulis un fāzes frekvence raksturīgs signālam temporālā akustiskā signāla segmentiem, kas ir regulējami laika pozīcijas un ilguma ziņā, uz kuriem mēra šo spektru. 2 n.p. f-ly, 8 slim.

Izgudrojums attiecas uz bezvadu sakari. Tehniskais rezultāts ir trokšņu noturības, uzticamības un sakaru efektivitātes palielināšanās, vienlaikus samazinot enerģijas patēriņu. Šim nolūkam metode ietver: soli S1, kurā galvenā ierīce ģenerē secības kodu ar noteikta kodētāja palīdzību un nepārtraukti pārraida secības kodu katrai pakārtotajai ierīcei iepriekš noteiktu laika periodu saskaņā ar sakaru pieprasījumu, kur īpašs kodētājs ir maiņu reģistrs ar atsauksmes tiek veikta konkrētam polinomam, kura secība un koeficienti ir korelēti ar saites pieprasījumu, savukārt visi koeficienti un sākotnējās vērtības vienlaikus nav vienādas ar 0; iepriekš noteiktais laika periods ir lielāks vai vienāds ar miega perioda un vergu noteikšanas perioda summu, kas veido miega un pamošanās ciklu; solis S2, kurā pakārtotā ierīce uztveršanas periodā saņem nepārtrauktu secības koda daļu, atkodē secības kodu ar kodētājam atbilstošu dekodētāju un veic atbilstošu darbību atbilstoši dekodēšanas rezultātam. 2 n. un 10 z.p. f-ly, 5 slim.

Izgudrojums attiecas uz sakaru tehnoloģiju un ir paredzēts signālu kodēšanai un dekodēšanai. Tehniskais rezultāts ir signālu kodēšanas un dekodēšanas precizitātes palielināšanās. Signāla kodēšanas metode ietver frekvenču domēna signāla iegūšanu atbilstoši ieejas signālam; iepriekš noteiktu bitu piešķiršanu frekvenču domēna signālam saskaņā ar iepriekš noteiktu piešķiršanas noteikumu; bitu piešķiršanas pielāgošanu frekvences domēna signālam, ja frekvences domēna signāla augstākā frekvence, kurai biti ir piešķirti, pārsniedz iepriekš noteiktu vērtību; un frekvenču domēna signāla kodēšanu saskaņā ar bitu piešķiršanu frekvences domēna signālam. 4 n. un 16 z.p. f-ly, 9 slim.

Izgudrojums attiecas uz telekomunikāciju jomu un ir paredzēts nosūtītās slepenās informācijas aizsardzībai. Tehniskais rezultāts ir augsts šifrētas informācijas drošības līmenis. Metode informācijas šifrēšanai, tai skaitā simbolu un to ekvivalentu atbilstības tabulas veidošana telpā (00; FF) heksadecimālajā sistēmā, jaunas atbilstības tabulas ģenerēšana, mainot sākotnējo tabulu, nobīdot sākotnējo tabulu, t.i. atbilstības rinda tiek nobīdīta par norādīto rakstzīmju skaitu, sākotnējās informācijas kodējumu un tās saspiešanu līdz vajadzīgajam apjomam, izmantojot atbilstošo Unikoda kodēšanas tabulu. 2 cilne.

Izgudrojums attiecas uz kodēšanu/dekodēšanu digitālais signāls, kas sastāv no secīgiem paraugu blokiem. Tehniskais rezultāts ir kodētās skaņas kvalitātes uzlabošana. Kodēšana ietver svēršanas loga piemērošanu diviem M secīgu paraugu blokiem. Jo īpaši šāds svēršanas logs ir asimetrisks un satur četras atsevišķas sadaļas, kas secīgi turpinās pa diviem iepriekš minētajiem blokiem, pirmajai sadaļai palielinoties pirmajā laika intervālā, otrajai sadaļai ir nemainīga svēruma vērtība otrajā laika intervālā, trešajai sadaļai laika gaitā samazinās, trešajam laika intervālam un ceturtajai sadaļai ir nemainīga svēruma vērtība ceturtajā laika intervālā. 6 n. un 11 z.p. f-ly, 10 slim.

Izgudrojums attiecas uz jomu digitālā apstrāde signāliem, jo ​​īpaši digitālo video attēlu kodēšanas/dekodēšanas metodēm. Tehniskais rezultāts ir palielināt video attēlu saspiešanas pakāpi, nedaudz samazinot atšifrētā attēla kvalitāti attiecībā pret attēliem ar signāla spektra augstfrekvences raksturu. Tiek piedāvāta metode digitālo video attēlu kodēšanai/dekodēšanai. Saskaņā ar metodi kodēšanas procesā viļņa transformācijas zemfrekvences komponentei rindu pa rindiņai tiek pievienots papildu augstfrekvences komponents, lai izlīdzinātu sākotnējo funkciju, ko izmanto kodēšanai, bet nomāc dekodēšanas pusē. izmantojot zemas caurlaidības filtru. Turklāt kodēšana tiek īstenota, izmantojot funkciju ar diviem mērķiem - palielināt datu saspiešanas pakāpi un saglabāt dekodētā attēla kvalitāti, un dekodētāja filtra īpašības tiek ņemtas vērā kā komunikācijas ierobežojums kodēšanas posmā. 8 ill., 3 tab.

Izgudrojums attiecas uz bezvadu sakaru tehnoloģiju jomu. EFEKTS: komunikācijas kvalitātes uzlabošana, novēršot secīgus traucējumus starp signālu plūsmām. Iepriekšējās kodēšanas metode ietver: iepriekšējas kodēšanas priekšapstrādes veikšanu nosūtāmajam signālam, pirmapstrādei izraisot pārraidāmā signāla jaudas palielināšanos; jaudas ierobežošanas algoritma izvēle saskaņā ar atlases noteikumu; jaudas ierobežošanas darbības veikšana iepriekš apstrādātajam signālam atbilstoši izvēlētajam jaudas ierobežošanas algoritmam; un iepriekš kodēta signāla ģenerēšanu atbilstoši ierobežotās jaudas signālam. Šī izgudrojuma iemiesojums tālāk atklāj raidītāju, uztvērēju un iepriekšējas kodēšanas sistēmu. Šajā izgudrojumā jaudas ierobežošanas darbības radīto negatīvo ietekmi uz signālu pārraidi var pēc iespējas samazināt laikā, kad pārraides jauda ir ierobežota, izmantojot jaudas ierobežošanas darbību. 5 n. un 12 z.p. f-ly, 8 slim.

Šis izgudrojums attiecas uz kodēšanas un dekodēšanas jomu un ir paredzēts frekvenču apvalku vektoru kvantēšanai. EFEKTS: palielināta frekvences aploksnes vektoru kvantēšanas efektivitāte. Metode ietver: N frekvences aploksnes vienā kadrā sadalīšanu N1 vektoros, kur katrs vektors N1 vektoros ietver M frekvenču aploksnes; pirmā vektora kvantēšanu N1 vektoros, izmantojot pirmo kodu grāmatu, lai iegūtu koda vārdu, kas atbilst kvantētajam pirmajam vektoram, kur minētā pirmā kodu grāmata ir sadalīta 2B1 sadaļās; noteikšanu saskaņā ar koda vārdu, kas atbilst kvantētajam pirmajam vektoram, ka kvantētais pirmais vektors ir saistīts ar i-to sadaļu minētās pirmās kodu grāmatas 2B1 sadaļās; otrās kodu grāmatas noteikšana saskaņā ar i-tās sadaļas kodu grāmatu; un otrā vektora kvantēšanu N1 vektoros, pamatojoties uz minēto otro kodu grāmatu. Šī izgudrojuma iemiesojumos frekvenču aploksnes ir sadalītas vairākos mazākos vektoros, lai vektoru kvantēšanu varētu veikt frekvences aploksnes vektoros, izmantojot kodu grāmatu ar mazāku bitu skaitu. 2 n. un 6 z.p. f-ly, 3 slim.

Izgudrojumu grupa attiecas uz kodēšanas jomu. Tehniskais rezultāts ir datu saspiešanas efektivitātes paaugstināšana. Ievaddatu kodēšanas metode (D1) ietver būtībā atkārtojošu datu bloku un/vai datu pakešu noteikšanu vismaz vienā no ievaddatu fragmentiem (D1), savukārt datu bloki un/vai datu paketes ietver atbilstošu elementu kopu, kur elementi ietver noteiktu bitu komplektu nosaka, vai elementi ir nemainīgi būtiski atkārtojošos datu blokos un/vai datu paketēs, un/vai nosaka, ka elementi būtiski atkārtošos datu blokos un/vai datu paketēs mainās; nemainīto elementu kodēšanu kodētos datos (E2), izmantojot vismaz vienu atbilstošu simbolu vai vismaz vienu atbilstošu bitu, kas norāda uz nemainīto elementu izmaiņu neesamību, salīdzinot ar tiem atbilstošajiem elementiem atsauces datu blokā un/vai datu paketē; un mainīto elementu kodēšana kodētos datos (E2). 6 n. un 28 z.p. f-ly, 8 slim.

Izgudrojums attiecas uz dekodētājiem. Tehniskais rezultāts ir informācijas konvertēšanas ierīču ātruma palielināšana, izmantojot izgudrojuma dekodētāju. Ierīces pirmā loģiskā ieeja ir savienota ar trešā strāvas spoguļa ieeju, otrā ierīces loģiskā ieeja ir savienota ar pirmā strāvas spoguļa ieeju, pirmā strāvas spoguļa pirmā strāvas izeja ir savienota ar kombinēto otrā un piektā izejas tranzistora emitētājiem un ir savienots ar otro barošanas kopni caur palīgreferences strāvas avotu, pirmā strāvas spoguļa otrā strāvas izeja ir savienota ar pirmā un ceturtā izejas tranzistora kombinētajiem emitētājiem un ir savienota ar trešā strāvas spoguļa pirmā strāvas izeja, otrā izejas tranzistora kolektors ir savienots ar otrā strāvas spoguļa ieeju, kura strāvas izeja ir savienota ar trešā un sestā izejas tranzistora kombinētajiem emitētājiem un ir savienota ar trešā strāvas spoguļa otrā strāvas izeja un piektā izejas tranzistora kolektors ir savienots ar otro barošanas kopni. 3 w.p. f-ly, 5 slim.